JPS5943546Y2 - 撮影装置のための表示装置 - Google Patents

Description

【考案の詳細な説明】 本考案は、撮影装置用表示装置で、特に半導体素子を用
いてファインダー内にシャッター秒時、絞り等を発光表
示するカメラ用表示装置に関するものである。

最近の電気回路を組込んだカメラにおいては、受光素子
として光応答特性の早いシリコンフォトセルの如き素子
を用い、また回路構成の進歩によりその応答速度も早い
ものが用いられている。

これに加えて表示素子として発光ダイオード等の半導体
素子が使用されていることが多くなり、受光量の急激な
変化に対しても充分応答し得るような装置が用いられて
いる。

このような撮影情報表示装置を用いて測光結果を直接表
示すると、例えば螢光灯や水銀灯の如き電源の周波数で
明滅する光源を用いた場合等に表示素子の発光にフリッ
カ−の撮影が生じ、チラッキにより表示が見にくくなる
現象がある。

本考案は、上記の如き光応答速度の早い表示装置におけ
るチラッキを除いた、かつ表示内容が正確な撮影装置用
表示装置を提供するもので、特にシリコンフォトセルを
受光素子とした測光回路の出力をデジタル情報に変換し
て発光ダイオードにより、ファインダー内に撮影情報を
表示するようなデジタル制御カメラに適する表示装置で
ある。

以下、図面によって本考案を詳細に説明する。

第１図は、本考案による撮影装置用表示装置の一実施例
を示す回路接続図で、測光、演算およびラッチ回路まで
の部分を示しである。

図は、被写体輝度を４個のフリップフロップ回路よりな
るレジスターとＤＡ変換器等を用いて４ビツトのデジタ
ル情報に変換する回路であり、Ｌはカメラのレンズ光学
系、Ｄは絞り機構でこれらを通して被写体よりの光が受
光素子へ入射する。

ＳＰＣはシリコンフォトセルの如き光応答特性の早い光
電変換素子、ＯＰは演算増幅器、ＤｌはＯＰの帰還路に
挿入された対数特性のダイオード、Ｒ１はＯＰの出力負
荷抵抗である。

これらの測光回路によりＲの両端には圧縮された輝度情
報が得られる。

なお、絞り機構りに予め絞り情報ＡＶを設定し、適当な
機構でフィルム感度情報Ｓｖを設定するものとすると、
測光回路の出力へはシャッター秒時情報Ｔｖ（図のＶｉ
）が出力することになる。

Ｃは比較回路で前記出力ＶｉとＤＡ変換器ＤＡからのア
ナログ情報Ｖｄとを比較し、その出力へは論理記号１０
１または１１１１の信号を出力する。

Ｆｏ乃至Ｆ３はレジスターを構成するフリップフロップ
回路ＸＧＯ乃至Ｇ３はレジスターの入力ＡＮＤゲートで
ある。

ＤＡはデジタル、アナログ変換器でレジスタからのデジ
タル入力をアナログ情報に変換して出力し、比較回路Ｃ
へ帰還する。

ＲｅおよびＳｔはリセットパルスおよびスタートパルス
の入力端子で、これらへはＯＲ７およびＯＲ２を介して
リセットパルスＲｅ１ 、Ｒｅ２およびＳｔｌ、Ｓｔ２
が印加される。

Ｔ３〜ＴｏおよびＴｌ〜Ｔ−３はそれぞれｔ時間の遅延
回路で端子Ｓｔへ加えられるスタートパルスをｔ時間ず
つ遅らせる。

ＴＶはスタートパルスに同期して矩形波のタイミング信
号を発生させる回路、ＲｖはＴｖの矩形波パルス幅を調
定するための可変手段、Ｆ１はインバーター、Ｇ４はＡ
ＮＤゲート回路である。

ＬＡはラッチ回路で０５〜Ｇ８のＡＮＤゲートとＦＦレ
ジスターより構成されている。

第２図は、第１図の装置の動作を説明するためのタイミ
ングチャートの一例を示す曲線図で、曲線の左方に記し
た符号は第１図中の符号と対比、する。

なおＴｏはタイミング回路ＴＶの矩形波パルス幅を表わ
し、Ｔはラッチへの取り込みパルス周期を表わしている
。

つぎに第１図の装置の動作について説明する。

今受光素子ＳＰＣで受光された被写体輝度がＢｖｌｌで
あったとし、ＯＰの出力にこれに対応する電圧として１
１ｖのアナログ情報が得られたとする。

ＤＡ変換器ＤＡは数値１に対し１ｖの出力電圧を出力す
るものとする。

カメラの測光開始ボ・タン操作寺によりリセットパルス
Ｒｅ１がＯＲグー）ＯＲ１１ｋｍしてリセット端子Ｒｅ
へ入力されると、レジスターのＦＦのリセット端子へは
このリセット信号が入力するので、すべてのＦＦはリセ
ットされる。

これにより、ＤＡの出力電圧ＶｄはＯとなる。

ついでスタートパルスＳｔ１がＯＲゲートＯＲ２を通し
てスタート端子Ｓｔに印加されると、これがＦ３のセッ
ト端子へ入力し、Ｆ３が１ｌｌＩｌにセットされる。

これによりＤＡの出力Ｖｄは２ ■となり、このＶｄと
測光出力Ｖｉととが比較回路Ｃへ入力して比較される。

２３■はＶｉのＩＩＶより小さいのでＣの出力は“０“
にセットされ、これがレジ？ターのＡＮＤゲートＧ３へ
入カスる。

スタートパルスＳｔｔはＦ３でｔ時間遅延されＧ３へ１
１１を入力するので０３の出力は１０１となり、従って
Ｆ３はリセットされずにセット状態を持続する。

これにより、Ｆ３の出力情報はＦ３はＪｌに決定される
。

これと同時にＦ３の出力でＦ２がセットされ、Ｆ２の出
力ｆ２が１１１となる。

これによりＤＡの出力Ｖｄは（２３＋２２）■となり、
コノイ直はｖｉすｌよりち１１ｖより高くなるのでＣの
出力は１″にセットされる。

この出力とスタートパルスがＦ３．Ｆ２で２を時間遅延
したパルスがＡＮＤゲー）Ｇ２に印加され、Ｇの出力が
Ｉ′１１となるのでＦ２はリセットされる。

従ってＦ２の出力ｆ２はＩ □ Ｉに決定される。

同様にして順次レジスターに情報が書き込まれ、レジス
ター内容は１．０ 、１．１に設定される。

これにより被写体輝度等による測光回路よりのアナログ
量１１ｖはデジタル情報１ 、０ 、１．１に変換され
る。

つぎにＴｏからのパルスはスタートパルスＳｔｘから４
を遅延したパルスであり、これがＴ−１でさらにｔ時間
遅らせて第２図に示したような測光の終了を表わすパル
スＰ１となる。

またスタートパルスＳｔｌはＴ−２およびＴ−３でさら
にｔ時間ずつ遅らされ、第２図に示すような第２のリセ
ットパルスＲｅ２と第２のスタートパルスｓｔ２がｍｂ
れる。

これらのＲｅ２およびＳｔ２はＯＲゲートＯＲＩおよび
ＯＲ２を通して端子ＲｅおよびＳｔに印加されるので、
以上の如ぎＡＤ変換がくり返し行なわれ、これによりレ
ジスターの内容が更新される。

以上によりくり返し測光が行なわれるが本考案において
は、Ｔ−２からのパルスがタイミング回路Ｔｖにも入力
し、その出力に第２図のＦ２の如き矩形波パルスを発生
する。

このＦ２はインバータ−■□で反転されて、ちらつきを
防止し得るタイミングで出力されるパルスＰ３となって
ＡＮＤケートＧ４へ入力する。

これによりＧ４の出力へは第２図のＰ４で示したような
パルスが出カスる。

このパルスＰ４の１１′にセットされた時だけランチ回
路ＬＡの入力ゲートＧ５乃至Ｇ８がオンしラッチ回路へ
レジスターの出力デジタル情報を取り込むことになる。

このタイミング回路の矩形状パルス幅ＴｏはＲＶの設定
により調定され、これによってラッチ回路への取り込み
周期Ｔが適当に設定される。

従ってラッチ回路ＬＡからの出力デジタル情報は周期Ｔ
できまる時間で更新されることにより、測光回路出力の
高速応答によるチラッキが除かれることになる。

ラッチ回路の出力は表示装置の変換回路へ入力され、例
えば７セグメント表示素子の点灯により表示される。

第３図は本考案による撮影装置用表示装置の表示部の一
実施例を示す回路構成図で、第１図のラッチ回路出力を
入力して７セグメント表示素子によりデジタル情報を数
字、記号等で表示するものである。

図において表示用変換器Ｃｉへは第１図のラッチ回路Ｌ
ＡよりＡｖまたはＴｖ等の撮影情報が入力し、これがク
ロックパルスに同期して発生されたタイミングパルスＴ
ｌ〜Ｔ４によって時分割されたデジタル情報Ａ−Ｄに変
換される。

これらの時分割信号Ａ−ＤはＤｄのデコーダードライバ
ーに入力し、ここで７セグメント表示装置をドライブす
るための信号ａ−ｇが発生し、その出力は図の実施例で
は４組の発光ダイオード群ＤＬＩ〜ＤＬ４へ並列に接続
される。

さらに前記タイミングパルスＴｌ〜Ｔ４はそれぞれイン
バーターＩｌ〜Ｉ５を介してスイッチングトランジスタ
ＴＲＩ〜ＴＲ４のベースへ入力し、ＴＲ，−ＴＲ４を時
分割的にドライブして、そのスイッチ作用によす表示電
流を端子ＶＤＤかも前記発光ダイオード群へ時系列的に
流し発光表示させる。

以上により、第１図のラッチ回路ＬＡよりの撮影情報は
時系列的に数字、記号等で発光表示されることになり、
これらの表示素子ＤＬ１〜ＤＬ４を例えばカメラのファ
インダー内に設けることにより、各種撮影情報の表示が
ダイナミックに行なわれることになる。

以上の如く本考案による撮影情報表示装置においては、
受光素子並びに回路および表示素子の光応答特性が早く
、外界の輝度変化が急激であっても表示のちらつきがな
く、かつアナログ−デジタル変換（Ａ／Ｄｆ換）の速度
が速い場合でも表示のちらつさがない、極めて見易く、
かつ正確に情報を表示し得るものであるから撮影装置の
表示装置としてその効果は大なるものである。

【図面の簡単な説明】

第１図は、本考案による撮影装置用表示装置の一実施例
を示す回路接続図で、表示部を除く各部を示す。 第２図は、第１図の装置の動作を説明するためのタイミ
ングチャートの一例を示す曲線図、第３図は、本考案の
撮影装置表示装置の表示部の一実施例を示す回路構成図
である。 ＳＰＣ・・・・・・受光素子、ＯＰ・・・・・・演算増
幅器、Ｃ・・・・・・比較回路、Ｆｏ〜Ｆ３・・・・・
・フリップフロップ回路、ＤＡ・・・・・・デジタル・
アナログ変換器、Ｇｏ〜Ｇ８・・・・・・ＡＮＤゲート
、ＯＲＩ 、ＯＲ２・・・・・・ＯＲゲート、Ｔ３〜
Ｔｏ−Ｔ−３・・・・・・遅延回路、ＴＶ・・・・・・
矩形波発生回路、ＬＡ・・・・・・ラッチ回路、Ｃｉ−
・・表示用変換器、Ｄｄ・・・・・・デコーダードライ
バー、ＤＬＩ〜ＤＬ４・・・・・・発光ダイオード表示
素子群、Ｉ□〜Ｉ５・・・・・・インバーター、ＴＲ１
〜ＴＲ４・・・・・・トランジスタ。

Claims (1)

【実用新案登録請求の範囲】
1. 被写体の明るさに相応、した電気信号を周期的にデジタ
   ル量に変換するＡ／Ｄ変換手段と、撮影情報表示手段と
   、前記Ａ／Ｄ変換手段のＡ／Ｄ変換の終了を表わす信号
   を発生する手段と、表示のちらつきを防止し得る周期で
   出力されるパルスと前記Ａ／Ｄ変換終了信号発生手段出
   力との論理積の出力信号を発生する制御信号発生手段と
   、該制御信号発生手段からの出力信号に応答して前記Ａ
   ／Ｄ変換手段出力を更新データとして城込み記憶すると
   共に、前記表示手段に表示信号として出力する記憶手段
   を設けたことを特徴とする撮影装置のための表示装置。