JPS59143149U - 積分判定回路 - Google Patents

積分判定回路

Info

Publication number
JPS59143149U
JPS59143149U JP3622183U JP3622183U JPS59143149U JP S59143149 U JPS59143149 U JP S59143149U JP 3622183 U JP3622183 U JP 3622183U JP 3622183 U JP3622183 U JP 3622183U JP S59143149 U JPS59143149 U JP S59143149U
Authority
JP
Japan
Prior art keywords
signal
judgment circuit
judgment
down counter
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3622183U
Other languages
English (en)
Inventor
近藤　則昭
Original Assignee
沖電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 沖電気工業株式会社 filed Critical 沖電気工業株式会社
Priority to JP3622183U priority Critical patent/JPS59143149U/ja
Publication of JPS59143149U publication Critical patent/JPS59143149U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来の積分判定回路の構成図、第２図は第１図
に示す積分判定回路の各部の動作を示すタイミング図、
第３図は第２図Ｂの拡大波形図、第４図は本考案による
積分判定回路の一実施例の構成図、及び第５図は第４図
に示す本考案の一実施例の各部の動作を示すタイミング
図である。 １０、　１４．　１８・・・入力端子、１１・・・瞬時
判定回路、１２・・・サンプリング入力端子、１３．１
７゜２１・・・出力端子、１５・・・アップダウンカウ
ンタ、１６・・・リセット端子、１９・・・論理判定回
路、２０・・・判定パルス端子。 ｉ−Ｔ　−’ｉ ±　　　　　　礪

Claims (1)

    【実用新案登録請求の範囲】
  1. 被積分信号を入力し該被積分信号の符号速度のＮ倍（Ｎ
    ＞１）の周波数を持つ信号で瞬時識別判定を行ない２値
    化して２値化信号を出力する瞬時判定回路と、該２値化
    信号を計数して出力する一方、被積分判定信号に同期し
    かつ前記符号速度に等しい第１のクロック信号でリセッ
    トするアップダウンカウンタと、該アップダウンカウン
    タの出力信号を前記アップダウンカウンタありセットの
    直前に前記第１のクロック信号を移相した第２のクロッ
    ク信号で判定し該判定結果を出力する論理判定回路とか
    ら構成されることを特徴とする積分判定回路。
JP3622183U 1983-03-15 1983-03-15 積分判定回路 Pending JPS59143149U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3622183U JPS59143149U (ja) 1983-03-15 1983-03-15 積分判定回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3622183U JPS59143149U (ja) 1983-03-15 1983-03-15 積分判定回路

Publications (1)

Publication Number Publication Date
JPS59143149U true JPS59143149U (ja) 1984-09-25

Family

ID=30166898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3622183U Pending JPS59143149U (ja) 1983-03-15 1983-03-15 積分判定回路

Country Status (1)

Country Link
JP (1) JPS59143149U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5561163A (en) * 1978-10-31 1980-05-08 Nec Corp Demodulation circuit for synchronous data transmission signal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5561163A (en) * 1978-10-31 1980-05-08 Nec Corp Demodulation circuit for synchronous data transmission signal

Similar Documents

Publication Publication Date Title
JPS59143149U (ja) 積分判定回路
JPS60103940U (ja) 分周回路
JPS60129748U (ja) パルス幅変調回路
JPS58158540U (ja) パルス選択回路
JPS5988946U (ja) 入力回路
JPS60163837U (ja) 同期式アツプダウンカウンタ回路
JPS58538U (ja) デ−タ速度変換回路
JPS6144981U (ja) 位相差測定装置
JPS5994438U (ja) ノイズ除去回路
JPS58522U (ja) パルス幅整形回路
JPS58101232U (ja) マイクロコンピユ−タ
JPS60176179U (ja) パルス周期判別回路
JPS60180139U (ja) 計数回路
JPS60127033U (ja) 論理回路の出力回路
JPS6140043U (ja) 差分ａ／ｄ変換器
JPH0439740U (ja)
JPS60129746U (ja) アツプダウンカウンタ
JPS5882039U (ja) 位相比較回路
JPS5952732U (ja) パルス幅制御装置
JPS58107633U (ja) 出力回路
JPS60109102U (ja) デジタル制御回路
JPS62103324U (ja)
JPS61334U (ja) トライステ−トゲ−ト素子チツプ
JPS5948137U (ja) フリツプフロツプ回路
JPS59152827U (ja) パルス発生回路