JPS60129748U - パルス幅変調回路 - Google Patents
パルス幅変調回路Info
- Publication number
- JPS60129748U JPS60129748U JP1711584U JP1711584U JPS60129748U JP S60129748 U JPS60129748 U JP S60129748U JP 1711584 U JP1711584 U JP 1711584U JP 1711584 U JP1711584 U JP 1711584U JP S60129748 U JPS60129748 U JP S60129748U
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- modulation circuit
- width modulation
- output
- down counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来例を示すブロック図、第2図は本考案の実
施例を示すブロック図、第3図は第2図に示された実施
例の具体的な回路図、第4図は第3図に示された回路の
動作を示すタイミング図である。 主な図番の説明、5・・パアツプダウンカウンタ、6・
・・レジスタ、7・・・プリセット回路、8・・・フリ
ップフロップ。
施例を示すブロック図、第3図は第2図に示された実施
例の具体的な回路図、第4図は第3図に示された回路の
動作を示すタイミング図である。 主な図番の説明、5・・パアツプダウンカウンタ、6・
・・レジスタ、7・・・プリセット回路、8・・・フリ
ップフロップ。
Claims (1)
- 出力するべきパルス幅が設定されるNビットのレジスタ
と゛、クロックパルスの印加によって計数を行うNビッ
トのアップダウンカウンタと、該アップダウンカウンタ
がフルカウント状態となった− ときに出力され
るキャリー及びポローによって前記レジスタに設定され
たデータを前記アップダウンカウンタに印加するプリセ
ット回路と、前記キャリー及びホローによって反転する
フリップフロップとを備え一1該フリップフロップの出
力で前記アップダウンカウンタのアップカウント及びダ
ウンカウントを制御し、プリセットされたデータ値に堪
いてアップカウントあるいはダウンカウントすることに
よって前記フリップフロップの出力パルスの幅を可変す
ることを特徴とするパルス幅変調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1711584U JPS60129748U (ja) | 1984-02-08 | 1984-02-08 | パルス幅変調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1711584U JPS60129748U (ja) | 1984-02-08 | 1984-02-08 | パルス幅変調回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60129748U true JPS60129748U (ja) | 1985-08-30 |
Family
ID=30504520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1711584U Pending JPS60129748U (ja) | 1984-02-08 | 1984-02-08 | パルス幅変調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60129748U (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0346816A (ja) * | 1989-07-15 | 1991-02-28 | Matsushita Electric Works Ltd | パルス発生装置 |
JPH0346817A (ja) * | 1989-07-15 | 1991-02-28 | Matsushita Electric Works Ltd | パルス発生装置 |
JPH05291907A (ja) * | 1992-04-15 | 1993-11-05 | Matsushita Electric Works Ltd | パルス発生回路 |
-
1984
- 1984-02-08 JP JP1711584U patent/JPS60129748U/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0346816A (ja) * | 1989-07-15 | 1991-02-28 | Matsushita Electric Works Ltd | パルス発生装置 |
JPH0346817A (ja) * | 1989-07-15 | 1991-02-28 | Matsushita Electric Works Ltd | パルス発生装置 |
JPH05291907A (ja) * | 1992-04-15 | 1993-11-05 | Matsushita Electric Works Ltd | パルス発生回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60129748U (ja) | パルス幅変調回路 | |
JPS60129747U (ja) | パルス発生回路 | |
JPS5920732U (ja) | タイマ回路 | |
JPS58101232U (ja) | マイクロコンピユ−タ | |
JPS5861540U (ja) | シリアル−パラレル変換回路 | |
JPS60129746U (ja) | アツプダウンカウンタ | |
JPS60180139U (ja) | 計数回路 | |
JPS5877943U (ja) | 多数点サンプリング回路 | |
JPS5936627U (ja) | クロツクパルス抽出回路 | |
JPS5928863U (ja) | 磁気デイスク装置のレデイ回路 | |
JPS58109339U (ja) | ゲ−トパルス発生回路 | |
JPS60176179U (ja) | パルス周期判別回路 | |
JPS5886598U (ja) | タイマ−の時間設定装置 | |
JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
JPS5995288U (ja) | 電子タイマ− | |
JPS60170834U (ja) | マイクロコンピユ−タ用リセツト回路 | |
JPS58132433U (ja) | バツフア回路 | |
JPS5866366U (ja) | パルス周期測定装置 | |
JPS60116527U (ja) | タイマ | |
JPS59143149U (ja) | 積分判定回路 | |
JPS58107633U (ja) | 出力回路 | |
JPS60103940U (ja) | 分周回路 | |
JPS5948137U (ja) | フリツプフロツプ回路 | |
JPS6079834U (ja) | クロツクパルス検出回路 | |
JPS5857133U (ja) | パルス幅/コ−ド変換回路 |