JPS59138362A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59138362A JPS59138362A JP58013294A JP1329483A JPS59138362A JP S59138362 A JPS59138362 A JP S59138362A JP 58013294 A JP58013294 A JP 58013294A JP 1329483 A JP1329483 A JP 1329483A JP S59138362 A JPS59138362 A JP S59138362A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- insulation film
- oxide film
- covered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は特に多結晶半導体を用いた半導体集積回路装置
に関する。
に関する。
従来の多結晶シリコンを用いた半導体集柚回路装＃（例
えは、多結晶シリコンを抵抗として利用した多結晶シリ
コン抵抗を有する装置）では、多結晶クリコン抵抗を形
成した後に基板全面に酸化膜を形成した場合、半導体基
板上に先に形成されている酸化膜があるため、半導体基
板中に形成されているトランジスタ等の素子上の合計の
酸化膜厚が厚くなる。このため、電極形成のためのコン
タクト窓のサイドエッチが大きくなる。このことは、コ
ンタクト窓のサイドエツチング考慮して素子形状を設定
しなけれはならないこと全意味し。
えは、多結晶シリコンを抵抗として利用した多結晶シリ
コン抵抗を有する装置）では、多結晶クリコン抵抗を形
成した後に基板全面に酸化膜を形成した場合、半導体基
板上に先に形成されている酸化膜があるため、半導体基
板中に形成されているトランジスタ等の素子上の合計の
酸化膜厚が厚くなる。このため、電極形成のためのコン
タクト窓のサイドエッチが大きくなる。このことは、コ
ンタクト窓のサイドエツチング考慮して素子形状を設定
しなけれはならないこと全意味し。
この結果トランジスタ等の素子形状がその分大きくなる
という欠点を生じる。
という欠点を生じる。
第１図に従来の装置の断面図を示す。この半導体装置は
次のようにしてつくられる。Ｎ形半導体Ｊ脅１にＰ形不
純物領域２ヶ形成、さらにＰ形不純物領域よシも高濃度
のＮ形不純物領域３．３’Ｔｈ形成し、半導体基板全面
に酸化膜４ケ形成する。その後、酸化膜４の上に抵抗素
子のための多結晶シリコン５を形成し、さらに、酸化膜
６を気相成長法等を用い形成する。次にコンタクト用の
慾７゜８を形成し、Ａｔ電極９．’９’を形成する。尚
、領域２．３がトランジスタのベース、エミッタとして
利用される場合Ｕ、Ｎ型層１の干には通常Ｐ型基鈑があ
り、また、絶縁分離領域もある。
次のようにしてつくられる。Ｎ形半導体Ｊ脅１にＰ形不
純物領域２ヶ形成、さらにＰ形不純物領域よシも高濃度
のＮ形不純物領域３．３’Ｔｈ形成し、半導体基板全面
に酸化膜４ケ形成する。その後、酸化膜４の上に抵抗素
子のための多結晶シリコン５を形成し、さらに、酸化膜
６を気相成長法等を用い形成する。次にコンタクト用の
慾７゜８を形成し、Ａｔ電極９．’９’を形成する。尚
、領域２．３がトランジスタのベース、エミッタとして
利用される場合Ｕ、Ｎ型層１の干には通常Ｐ型基鈑があ
り、また、絶縁分離領域もある。
以上の方法では、通常酸化膜４は５０００〜１０００Ｑ
Ａ程度でアシ、さらにその上に気相成長法等を用い５０
０ＯＸ程度の酸化膜６分形成しているので、コンタクト
窓７を形成する場合、酸化膜４のエツチング速度はフッ
素系のエツチング液ヲ用いると、１分間に３００〜５０
０１程度で、酸化膜６のエツチング速度は１分間に１０
０ＯＸ程度であることから、コンタクト窓７のサイドエ
ツチング量は１５〜２μ程度となり、実際のマスク上の
コンタクト窓より３〜４μ程度大きくなってしまう。こ
のため、コンタクト窓同志の間隔ケ広げなけれはならな
いことになシ、素子の形状を太きくしなけれはならない
という欠点があった。
Ａ程度でアシ、さらにその上に気相成長法等を用い５０
０ＯＸ程度の酸化膜６分形成しているので、コンタクト
窓７を形成する場合、酸化膜４のエツチング速度はフッ
素系のエツチング液ヲ用いると、１分間に３００〜５０
０１程度で、酸化膜６のエツチング速度は１分間に１０
０ＯＸ程度であることから、コンタクト窓７のサイドエ
ツチング量は１５〜２μ程度となり、実際のマスク上の
コンタクト窓より３〜４μ程度大きくなってしまう。こ
のため、コンタクト窓同志の間隔ケ広げなけれはならな
いことになシ、素子の形状を太きくしなけれはならない
という欠点があった。
本発明は、素子サイズが縮少された半導体装置を提供す
ることにおる。
ることにおる。
本発明による装置は、多結晶７リコン抵抗等の素子上ｋ
ｆｆｌう絶縁層ゲ限定範囲に形成して基板内に形成され
た領域上の絶縁膜の厚さを厚くしないようにしたもので
ある。
ｆｆｌう絶縁層ゲ限定範囲に形成して基板内に形成され
た領域上の絶縁膜の厚さを厚くしないようにしたもので
ある。
以下、本発明を図面により詳細する。
第２図は本願の一実施例？示すものである。第２図に示
された半導体装置は、多結晶シリコン抵抗層５を覆う絶
縁層１０が素子上にまで延在しておらず、抵抗層５の近
傍で終端している。よって、素子領域２，３．３’のコ
ンタクト窓１１は従来に比して小さくなり、素子形状も
小さくなる。
された半導体装置は、多結晶シリコン抵抗層５を覆う絶
縁層１０が素子上にまで延在しておらず、抵抗層５の近
傍で終端している。よって、素子領域２，３．３’のコ
ンタクト窓１１は従来に比して小さくなり、素子形状も
小さくなる。
第２図に示した装置は、第３図のようにして形成される
。まず、従来と同様に不純物拡散を行って領域２ 、３
、３’を形成した後、酸化膜４を形成し、抵抗素子と
なる多結晶シリコン５全選択的に形成して基板全面に酸
化膜１４を形成する（同図（ａ））。その後、フォトレ
ジスト１５’にマスクトシて酸化膜１４のエツチングを
行ない、素子領域上の酸化膜１４を除去して多結晶シリ
コン５をおおう酸化膜１０を形成する（同図（ｂ））。
。まず、従来と同様に不純物拡散を行って領域２ 、３
、３’を形成した後、酸化膜４を形成し、抵抗素子と
なる多結晶シリコン５全選択的に形成して基板全面に酸
化膜１４を形成する（同図（ａ））。その後、フォトレ
ジスト１５’にマスクトシて酸化膜１４のエツチングを
行ない、素子領域上の酸化膜１４を除去して多結晶シリ
コン５をおおう酸化膜１０を形成する（同図（ｂ））。
さらに、フォトレジスト１５を除去した後、コンタクト
窓１１８を形成してＡｔ電極９ 、９’ Ｔｈ形成する
（同図（Ｃ））。
窓１１８を形成してＡｔ電極９ 、９’ Ｔｈ形成する
（同図（Ｃ））。
以上のように本発明によれば、コンタクト窓１１を形成
する場合、酸化膜４のみエツチングで済むため、コンタ
クト窓１１のサイドエツチング量は０．５μ程度となシ
、実際のマスク上のコンタクト窓より約１μ大きくなる
程度である。そのため、トランジスタ、ダイオード等の
各素子は、従来に比べ２〜３μ程度小さくて済む。よっ
て、本発明によれば、従来に比べ大巾に集積度を向上す
ることが可能である。また、酸化膜１４にリン等の不純
物を含んでいる場合には、エツチング速度が不純物が添
加されていない酸化膜に比して大きいため、本発明の効
果はさらに高まシ、大巾に集積度が向上する。
する場合、酸化膜４のみエツチングで済むため、コンタ
クト窓１１のサイドエツチング量は０．５μ程度となシ
、実際のマスク上のコンタクト窓より約１μ大きくなる
程度である。そのため、トランジスタ、ダイオード等の
各素子は、従来に比べ２〜３μ程度小さくて済む。よっ
て、本発明によれば、従来に比べ大巾に集積度を向上す
ることが可能である。また、酸化膜１４にリン等の不純
物を含んでいる場合には、エツチング速度が不純物が添
加されていない酸化膜に比して大きいため、本発明の効
果はさらに高まシ、大巾に集積度が向上する。
尚、上記実施例はバイボー２トランジスタを含む集積回
路で示したが、ＭＯＳ型でよく、また、素子が形成され
た基板上に設けられる抵抗素子も多結晶シリコン以外の
金属薄膜をオＵ用してもよい。
路で示したが、ＭＯＳ型でよく、また、素子が形成され
た基板上に設けられる抵抗素子も多結晶シリコン以外の
金属薄膜をオＵ用してもよい。
熱論、基板上に形成される素子は抵抗に限られるもので
もない。
もない。
第１図は従来の半導体装置ケ示す断面図、第２図は本発
明の一実施例を示す断面図、第３図（ａ）乃至（Ｃ）は
第２図の装置をっくるｒｔめの工程断面図である。 １・・・・・・半導体基板、２・・・・・・Ｐ形拡散領
域、３．３’・・・・・・Ｎ形高１１度拡散領域、４・
・・・・・酸化膜、５・・・・・・多結晶シリコン、６
，１０，１４・・・・・・気相成長法による酸化膜、７
，８．１１・・・・・・コンタクト用の窓、９．９′・
・・・・・Ａｔ電極、１５・・団・フォトレジスト。 第１ 図
明の一実施例を示す断面図、第３図（ａ）乃至（Ｃ）は
第２図の装置をっくるｒｔめの工程断面図である。 １・・・・・・半導体基板、２・・・・・・Ｐ形拡散領
域、３．３’・・・・・・Ｎ形高１１度拡散領域、４・
・・・・・酸化膜、５・・・・・・多結晶シリコン、６
，１０，１４・・・・・・気相成長法による酸化膜、７
，８．１１・・・・・・コンタクト用の窓、９．９′・
・・・・・Ａｔ電極、１５・・団・フォトレジスト。 第１ 図
Claims (1)
- 半導体領域が形成された半導体基板上に第１の絶縁層を
介して少なくとも１つの素子が形成され、該素子は第２
の絶縁層で僚われている半導体装置において、前記半導
体領域上の絶縁層の厚さは前記第１および第２の絶縁層
の和の厚さよシも薄いことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58013294A JPS59138362A (ja) | 1983-01-28 | 1983-01-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58013294A JPS59138362A (ja) | 1983-01-28 | 1983-01-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59138362A true JPS59138362A (ja) | 1984-08-08 |
Family
ID=11829167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58013294A Pending JPS59138362A (ja) | 1983-01-28 | 1983-01-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59138362A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51281A (ja) * | 1974-06-18 | 1976-01-05 | Sony Corp | |
| JPS55110056A (en) * | 1979-02-16 | 1980-08-25 | Toshiba Corp | Semiconductor device |
-
1983
- 1983-01-28 JP JP58013294A patent/JPS59138362A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51281A (ja) * | 1974-06-18 | 1976-01-05 | Sony Corp | |
| JPS55110056A (en) * | 1979-02-16 | 1980-08-25 | Toshiba Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3210657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS5975659A (ja) | 半導体装置の製造方法 | |
| US3710204A (en) | A semiconductor device having a screen electrode of intrinsic semiconductor material | |
| JPS5918874B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS59138362A (ja) | 半導体装置 | |
| JPH01200672A (ja) | コプレーナ型トランジスタ及びその製造方法 | |
| JPS6038872B2 (ja) | 半導体装置の製造方法 | |
| JPS61191061A (ja) | 半導体抵抗装置 | |
| JP2943855B2 (ja) | 半導体装置の製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPS5889861A (ja) | 半導体装置およびその製造方法 | |
| JPS6113383B2 (ja) | ||
| JPS63177454A (ja) | 半導体装置の製造方法 | |
| JPS6455853A (en) | Semiconductor device and manufacture thereof | |
| JPS61248547A (ja) | 半導体装置の製造方法 | |
| JPH05129427A (ja) | 半導体装置 | |
| JPS5886768A (ja) | 半導体装置の製造方法 | |
| JPH02159035A (ja) | 集積回路装置 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPS5897845A (ja) | 半導体装置 | |
| JPS60788B2 (ja) | シリコンゲ−トｍｉｓ半導体装置の製法 | |
| JPS6359259B2 (ja) | ||
| JPH05291167A (ja) | 半導体装置の製造方法 | |
| JPH0337740B2 (ja) |