JPH05129427A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05129427A JPH05129427A JP28972491A JP28972491A JPH05129427A JP H05129427 A JPH05129427 A JP H05129427A JP 28972491 A JP28972491 A JP 28972491A JP 28972491 A JP28972491 A JP 28972491A JP H05129427 A JPH05129427 A JP H05129427A
- Authority
- JP
- Japan
- Prior art keywords
- locos
- film
- etched
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】ＬＯＣＯＳ形成後のＳｉに発生する応力とＬＯ
ＣＯＳがあることによって二次的に発生する応力を緩和
し、結晶欠陥の発生を緩和させる。 【構成】LOCOS6を形成した後に、酸化用マスクを除去し
ないで、等方エッチング液によりLOCOS6のＳｉ表面から
出た部分（膜厚で５５％程度）をエッチングする。
ＣＯＳがあることによって二次的に発生する応力を緩和
し、結晶欠陥の発生を緩和させる。 【構成】LOCOS6を形成した後に、酸化用マスクを除去し
ないで、等方エッチング液によりLOCOS6のＳｉ表面から
出た部分（膜厚で５５％程度）をエッチングする。
Description
【０００１】
【産業上の利用分野】本発明は半導体に係り、特に、素
子分離に酸化を用いた半導体集積回路装置に対する。
子分離に酸化を用いた半導体集積回路装置に対する。
【０００２】
【従来の技術】従来の素子分離方法は、特開平1−37845
号公報に示すようにＳｉの局部で、熱酸化による素子分
離領域(以下ＬＯＣＯＳという)形成後、積極的な酸化エ
ッチングを行わず、また、違う目的でＬＯＣＯＳをエッ
チングしたとしてもＬＯＣＯＳ形状が凸状になってい
た。
号公報に示すようにＳｉの局部で、熱酸化による素子分
離領域(以下ＬＯＣＯＳという)形成後、積極的な酸化エ
ッチングを行わず、また、違う目的でＬＯＣＯＳをエッ
チングしたとしてもＬＯＣＯＳ形状が凸状になってい
た。
【０００３】
【発明が解決しようとする課題】半導体素子分離に広く
用いられているＬＯＣＯＳ構造はＳｉ表面を境として、
Ｓｉ基板側に４５％、その反対側に５５％の酸化膜があ
る。Ｓｉ基板側の酸化膜形状（主にＳｉとＳｉＯ2 の界
面形状）は素子分離を行う上で大変重要であるが、しか
し、その反対側の酸化膜はあまり意味をもたない。逆
に、平坦化が達成されていないため、ＬＯＣＯＳ段差部
に応力集中を引き起こすこと。および、ＬＯＣＯＳの膜
厚が厚くなるため、ＬＯＣＯＳ全体に応力を生じ、これ
らが原因で結晶欠陥を誘発する。
用いられているＬＯＣＯＳ構造はＳｉ表面を境として、
Ｓｉ基板側に４５％、その反対側に５５％の酸化膜があ
る。Ｓｉ基板側の酸化膜形状（主にＳｉとＳｉＯ2 の界
面形状）は素子分離を行う上で大変重要であるが、しか
し、その反対側の酸化膜はあまり意味をもたない。逆
に、平坦化が達成されていないため、ＬＯＣＯＳ段差部
に応力集中を引き起こすこと。および、ＬＯＣＯＳの膜
厚が厚くなるため、ＬＯＣＯＳ全体に応力を生じ、これ
らが原因で結晶欠陥を誘発する。
【０００４】
【課題を解決するための手段】上記課題を達成するため
に、本発明はＬＯＣＯＳ形成後、ＬＯＣＯＳ形成用マス
クを除去せずに、ほぼ等方的なエッチング液でＬＯＣＯ
Ｓをエッチングするようにし、ＬＯＣＯＳの平坦化，凹
化を行った。
に、本発明はＬＯＣＯＳ形成後、ＬＯＣＯＳ形成用マス
クを除去せずに、ほぼ等方的なエッチング液でＬＯＣＯ
Ｓをエッチングするようにし、ＬＯＣＯＳの平坦化，凹
化を行った。
【０００５】
【作用】ＬＯＣＯＳエッジ（酸化マスクがＬＯＣＯＳ上
にある領域）以外では酸化膜のエッチング速度は温度，
濃度の関数で決まってくるが、ＬＯＣＯＳエッジでは
酸化マスクが存在しているため、エッチング液が片側か
らしか入ってこなくなるためエッチング速度が小さくな
る。酸化マスクでＬＯＣＯＳを押さえつけているた
め、ＳｉＯ2 には圧縮応力が発生し、これよりエッチン
グ速度が小さくなる。この二つの効果を利用しＬＯＣＯ
Ｓの平坦化，凹化を行う。
にある領域）以外では酸化膜のエッチング速度は温度，
濃度の関数で決まってくるが、ＬＯＣＯＳエッジでは
酸化マスクが存在しているため、エッチング液が片側か
らしか入ってこなくなるためエッチング速度が小さくな
る。酸化マスクでＬＯＣＯＳを押さえつけているた
め、ＳｉＯ2 には圧縮応力が発生し、これよりエッチン
グ速度が小さくなる。この二つの効果を利用しＬＯＣＯ
Ｓの平坦化，凹化を行う。
【０００６】
【実施例】本発明の一実施例であるバイポーラトランジ
スタをもつ半導体集積回路装置を図１に示す。これによ
り構成を説明する。本実施例によるバイポーラトランジ
スタでは、たとえば、ｐ型シリコン基板１の表面に、た
とえば、ｎプラス型の埋込層２が設けられ、半導体基板
１に、例えば、ｎマイナス型シリコンのエピタキシャル
層３が設けられている。エピタキシャル層３の所定の部
分には、本発明で形成した新フィールド絶縁膜８が設け
られ、これより、素子間分離及び素子内分離が行われて
いる。さらに新フィールド絶縁膜８の下には、例えば、
ｐプラスのチャネルストッパ領域９が設けられている。
また、新フィールド絶縁膜８で囲まれたエピタキシャル
層３の中には、例えば、ｐ型のべース領域１０が設けら
れ、このベース領域中に、例えば、ｎプラス型のエミッ
タ領域１１が設けられている。尚、ベース領域１０の下
方におけるエピタキシャル層３によりコレクタ領域１２
が構成されている。１３は新フィールド絶縁膜８につら
なつてエピタキシャル層３の表面に設けられた、例え
ば、ＳｉＯ2 膜のような絶縁膜であって、絶縁膜１３に
はエミッタ領域１１，ベース領域１０及びコレクタ領域
１２に対応して、それぞれ開口部１３ａ〜１３ｃが設け
られている。配線１４１〜１４３は導電性のある膜、例
えば、アルミニウム膜からなる一層目の配線であり、こ
のうち配線１４２は開口部１３ｂを通じてエミッタ１１
に、配線１４１は開口部１３ａを通じてベース領域１０
に、配線１４３は開口部１３ｃを通じてコレクタ領域１
２にそれぞれ接続されている。これらの配線１４１〜１
４３の上には、例えば、CVD法で形成されたＳｉＯ2 膜
やリンシリケートガラス（ＰＳＧ）膜のような絶縁膜１
５が形成されている。この絶縁膜１５の上には導電性の
膜、例えば、アルミニウムからなる第二層目の配線１６
が設けられている。この配線１６は絶縁膜１５に設けら
れた開口部１７を通して配線１４３に接続されている。
さらに配線１６上には絶縁及び汚染防止を目的として、
例えば、ＣＶＤ法で形成されたＳｉＯ2膜やＰＳＧ膜の
ような絶縁膜１８が形成されている。
スタをもつ半導体集積回路装置を図１に示す。これによ
り構成を説明する。本実施例によるバイポーラトランジ
スタでは、たとえば、ｐ型シリコン基板１の表面に、た
とえば、ｎプラス型の埋込層２が設けられ、半導体基板
１に、例えば、ｎマイナス型シリコンのエピタキシャル
層３が設けられている。エピタキシャル層３の所定の部
分には、本発明で形成した新フィールド絶縁膜８が設け
られ、これより、素子間分離及び素子内分離が行われて
いる。さらに新フィールド絶縁膜８の下には、例えば、
ｐプラスのチャネルストッパ領域９が設けられている。
また、新フィールド絶縁膜８で囲まれたエピタキシャル
層３の中には、例えば、ｐ型のべース領域１０が設けら
れ、このベース領域中に、例えば、ｎプラス型のエミッ
タ領域１１が設けられている。尚、ベース領域１０の下
方におけるエピタキシャル層３によりコレクタ領域１２
が構成されている。１３は新フィールド絶縁膜８につら
なつてエピタキシャル層３の表面に設けられた、例え
ば、ＳｉＯ2 膜のような絶縁膜であって、絶縁膜１３に
はエミッタ領域１１，ベース領域１０及びコレクタ領域
１２に対応して、それぞれ開口部１３ａ〜１３ｃが設け
られている。配線１４１〜１４３は導電性のある膜、例
えば、アルミニウム膜からなる一層目の配線であり、こ
のうち配線１４２は開口部１３ｂを通じてエミッタ１１
に、配線１４１は開口部１３ａを通じてベース領域１０
に、配線１４３は開口部１３ｃを通じてコレクタ領域１
２にそれぞれ接続されている。これらの配線１４１〜１
４３の上には、例えば、CVD法で形成されたＳｉＯ2 膜
やリンシリケートガラス（ＰＳＧ）膜のような絶縁膜１
５が形成されている。この絶縁膜１５の上には導電性の
膜、例えば、アルミニウムからなる第二層目の配線１６
が設けられている。この配線１６は絶縁膜１５に設けら
れた開口部１７を通して配線１４３に接続されている。
さらに配線１６上には絶縁及び汚染防止を目的として、
例えば、ＣＶＤ法で形成されたＳｉＯ2膜やＰＳＧ膜の
ような絶縁膜１８が形成されている。
【０００７】このように構成された本実施例によるバイ
ポーラトランジスタの製造方法の一例について説明す
る。
ポーラトランジスタの製造方法の一例について説明す
る。
【０００８】図２に示すように、半導体基板１の表面に
ｎプラス埋込層２を選択的に形成したのち、たとえば、
エピタキシャル成長により全面にエピタキシャル層３を
形成する。その後、図３に示すようにＳｉＯ2 膜４，Ｓ
ｉ3Ｎ4膜５をエピタキシャル層３の上にデポし、新フィ
ールド絶縁膜８を形成するため所定の部分のＳiＯ2膜
４，Ｓｉ3Ｎ4膜５をエッチングする。また、チャネルス
トッパ領域９を形成するため、その上から不純物７を打
ち込む。次に図４に示すように１０００℃前後のＯ2及
びＨ2Ｏ雰囲気中で熱酸化を行い、通常のLOCOS6を形成
する。その後、等方的なエッチング液を使用し、通常LO
COS6のＳｉ表面から出た酸化膜部分のみをエッチング
し、次にＳｉ3Ｎ4膜５をエッチングし、本提案の新フィ
ールド絶縁膜８を形成（図５参照）する。その後、コレ
クタ領域１２，ベース領域１０をイオン打ち込みにより
形成した後、絶縁膜１３をＣＶＤ法等でデポし、エミッ
タ領域を形成する部分の絶縁膜１３をエッチングで取り
去って開口部１３ｂを作り、また、その上からイオン打
ち込みを行いエミッタ領域１１を形成（図６参照）す
る。次に、図７に示すように絶縁膜１３の所定の部分を
エッチングで取り去り、開口部１３ａ，１３ｃを形成し
た後、スパッタ，ＣＶＤ法などにより、たとえば、アル
ミニウム膜を所定形状にパターニングして配線１４１，
１４２，１４３を形成する。次に、例えば、ＣＶＤ法等
で絶縁膜１５をデポしたのち、所定部分をエッチングし
て開口部１７を形成する。さらに、スパッタＣＶＤ法等
により、例えば、アルミニウム膜を所定形状にパターン
ニングして配線１６を形成し、その上にＣＶＤ法等でＳ
ｉＯ2 のような膜，絶縁膜１８をデポする。
ｎプラス埋込層２を選択的に形成したのち、たとえば、
エピタキシャル成長により全面にエピタキシャル層３を
形成する。その後、図３に示すようにＳｉＯ2 膜４，Ｓ
ｉ3Ｎ4膜５をエピタキシャル層３の上にデポし、新フィ
ールド絶縁膜８を形成するため所定の部分のＳiＯ2膜
４，Ｓｉ3Ｎ4膜５をエッチングする。また、チャネルス
トッパ領域９を形成するため、その上から不純物７を打
ち込む。次に図４に示すように１０００℃前後のＯ2及
びＨ2Ｏ雰囲気中で熱酸化を行い、通常のLOCOS6を形成
する。その後、等方的なエッチング液を使用し、通常LO
COS6のＳｉ表面から出た酸化膜部分のみをエッチング
し、次にＳｉ3Ｎ4膜５をエッチングし、本提案の新フィ
ールド絶縁膜８を形成（図５参照）する。その後、コレ
クタ領域１２，ベース領域１０をイオン打ち込みにより
形成した後、絶縁膜１３をＣＶＤ法等でデポし、エミッ
タ領域を形成する部分の絶縁膜１３をエッチングで取り
去って開口部１３ｂを作り、また、その上からイオン打
ち込みを行いエミッタ領域１１を形成（図６参照）す
る。次に、図７に示すように絶縁膜１３の所定の部分を
エッチングで取り去り、開口部１３ａ，１３ｃを形成し
た後、スパッタ，ＣＶＤ法などにより、たとえば、アル
ミニウム膜を所定形状にパターニングして配線１４１，
１４２，１４３を形成する。次に、例えば、ＣＶＤ法等
で絶縁膜１５をデポしたのち、所定部分をエッチングし
て開口部１７を形成する。さらに、スパッタＣＶＤ法等
により、例えば、アルミニウム膜を所定形状にパターン
ニングして配線１６を形成し、その上にＣＶＤ法等でＳ
ｉＯ2 のような膜，絶縁膜１８をデポする。
【０００９】
【発明の効果】本発明によれば、ＬＯＣＯＳ形状のＳｉ
表面から出ている領域をなくすこと（ＬＯＣＯＳの平坦
化及び凹状）が可能となるため、ＬＯＣＯＳ上に膜が堆
積された場合のＬＯＣＯＳ表面の段差部における応力集
中の緩和、また、ＬＯＣＯＳの酸化膜厚が薄くなるた
め、ＬＯＣＯＳ近傍で発生する応力を小さくでき、これ
によって結晶欠陥の発生が緩和される。
表面から出ている領域をなくすこと（ＬＯＣＯＳの平坦
化及び凹状）が可能となるため、ＬＯＣＯＳ上に膜が堆
積された場合のＬＯＣＯＳ表面の段差部における応力集
中の緩和、また、ＬＯＣＯＳの酸化膜厚が薄くなるた
め、ＬＯＣＯＳ近傍で発生する応力を小さくでき、これ
によって結晶欠陥の発生が緩和される。
【図１】本発明の一実施例のバイポーラトランジスタを
有する半導体集積回路装置の断面図。
有する半導体集積回路装置の断面図。
【図２】図１のものを形成するために必要な製造プロセ
スの第一工程の断面図である。
スの第一工程の断面図である。
【図３】図１のものを形成するために必要な製造プロセ
スの第二工程の断面図である。
スの第二工程の断面図である。
【図４】図１のものを形成するために必要な製造プロセ
スの第三工程の断面図である。
スの第三工程の断面図である。
【図５】図１のものを形成するために必要な製造プロセ
スの第四工程の断面図である。
スの第四工程の断面図である。
【図６】図１のものを形成するために必要な製造プロセ
スの第五工程の断面図である。
スの第五工程の断面図である。
１…ｐ型シリコン基板、２…ｎプラス埋込層、３…エピ
タキシャル層、５…Ｓｉ3Ｎ4膜、６…通常ＬＯＣＯＳ、
９…チャネルストッパ領域。
タキシャル層、５…Ｓｉ3Ｎ4膜、６…通常ＬＯＣＯＳ、
９…チャネルストッパ領域。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１２月３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の一実施例のバイポ−ラトランジスタを
有する半導体集積回路装置の断面図。
有する半導体集積回路装置の断面図。
【図２】図１のものを形成するために必要な製造プロセ
スの第一工程の断面図である。
スの第一工程の断面図である。
【図３】図１のものを形成するために必要な製造プロセ
スの第二工程の断面図である。
スの第二工程の断面図である。
【図４】図１のものを形成するために必要な製造プロセ
スの第三工程の断面図である。
スの第三工程の断面図である。
【図５】図１のものを形成するために必要な製造プロセ
スの第四工程の断面図である。
スの第四工程の断面図である。
【図６】図１のものを形成するために必要な製造プロセ
スの第五工程の断面図である。
スの第五工程の断面図である。
【図７】図１のものを形成するために必要な製造プロセ
スの第六工程の断面図である。
スの第六工程の断面図である。
【符号の説明】 １…ｐ型シリコン基板、２…ｎプラス埋込層、３…エピ
タキシャル層、５…Ｓｉ3Ｎ4膜、６…通常ＬＯＣＯＳ、
９…チャネルストッパ領域。
タキシャル層、５…Ｓｉ3Ｎ4膜、６…通常ＬＯＣＯＳ、
９…チャネルストッパ領域。
Claims (1)
- 【請求項１】熱酸化による素子分離領域を形成した後
に、その素子分離領域形成用のマスクを除去することな
く前記素子分離領域の表面をエッチングすることによ
り、素子分離領域を平坦化、もしくは凹状にしたことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28972491A JPH05129427A (ja) | 1991-11-06 | 1991-11-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28972491A JPH05129427A (ja) | 1991-11-06 | 1991-11-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129427A true JPH05129427A (ja) | 1993-05-25 |
Family
ID=17746936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28972491A Pending JPH05129427A (ja) | 1991-11-06 | 1991-11-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129427A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8385068B2 (en) | 2009-06-16 | 2013-02-26 | Abb Technology Ag | Cooling of electrical components |
-
1991
- 1991-11-06 JP JP28972491A patent/JPH05129427A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8385068B2 (en) | 2009-06-16 | 2013-02-26 | Abb Technology Ag | Cooling of electrical components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5946107B2 (ja) | Ｍｉｓ型半導体装置の製造法 | |
| JPS6152584B2 (ja) | ||
| US4217153A (en) | Method of manufacturing semiconductor device | |
| US4497108A (en) | Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region | |
| US4885261A (en) | Method for isolating a semiconductor element | |
| US4722912A (en) | Method of forming a semiconductor structure | |
| EP0076147B1 (en) | Method of producing a semiconductor device comprising an isolation region | |
| JPH05129427A (ja) | 半導体装置 | |
| JPH0210730A (ja) | 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造 | |
| JPS5923476B2 (ja) | 半導体装置の製造方法 | |
| JP2689710B2 (ja) | 半導体装置の製造方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPH0420266B2 (ja) | ||
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JP2756889B2 (ja) | 半導体装置の製造方法 | |
| JPH0685051A (ja) | 半導体装置の製造方法 | |
| JPS6237541B2 (ja) | ||
| JPH01200672A (ja) | コプレーナ型トランジスタ及びその製造方法 | |
| JPS6010748A (ja) | 半導体装置の製造方法 | |
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPH06101519B2 (ja) | 半導体素子分離両域の形成方法 | |
| JPS62283663A (ja) | 薄膜トランジスタ | |
| JPH01238058A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPS60251640A (ja) | 半導体装置およびその製造方法 |