JPS59138127A - 位相制御発振回路 - Google Patents

位相制御発振回路

Info

Publication number
JPS59138127A
JPS59138127A JP58013321A JP1332183A JPS59138127A JP S59138127 A JPS59138127 A JP S59138127A JP 58013321 A JP58013321 A JP 58013321A JP 1332183 A JP1332183 A JP 1332183A JP S59138127 A JPS59138127 A JP S59138127A
Authority
JP
Japan
Prior art keywords
phase
amplifier
gain
locked loop
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58013321A
Other languages
English (en)
Inventor
Toyoe Yamazaki
豊栄 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58013321A priority Critical patent/JPS59138127A/ja
Publication of JPS59138127A publication Critical patent/JPS59138127A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は位相制御発振回路に関し、特に位相制御発振回
路に具備される位相同期ループの位相同期特性を改善す
る位相制御発振回路に関する。
従来の位相同期ループを備える位相制御発振回路におい
ては、第1図に示される1例に見られるように、端子5
1から入力される基準信号は、位相比較器1において電
圧制御発振器(VoltageControlled 
 0scillator :  以下、略してVCOと
いう)4の発振出力信号と混合され、直交同期検波され
て、前記基準信号の位相と前記VCOの発振出力信号の
位相との位相差に対応する位相誤差信号を発生し、交流
増幅器2および直流増幅器3に出力する。交流増幅器2
においては、前記位相誤差信号を増幅し、抵抗R,,R
,およびコンデンサC□ より成る利得制御回路5を経
由してエミッタホロワQ□に入力し、このエミッタホロ
ワQ、を介して、抵抗R2およびコンデンサC2より成
るラグ・フィルタ6に出力する。また一方の直流増幅器
3においては、前記交流増幅器2の出力信号と端子52
より入力される固定の基準電圧とを入力して、所定レベ
ルの電圧をラグ・フィルタ6に出力する。エミッタホロ
ワQ1  と直流増幅器3との入力に対応して、ラグ・
フィルタ6より出力される電圧は、相互に合成されて、
周波数制御電圧としてVCO4に入力される。
本従来例において、位相比較器1の出力である位相誤差
信号を増幅する系として、交流増幅器2および直流増幅
器3の両系統を備え、ラグ・フィルタ6を介して同波数
制御電圧を合成している理由は、位相制御ループの機能
にかかわるループ利得の周波数特性を所定の特性に設定
するためである。この従来例の位相制御発振回路におい
ては、交流増幅器2および利得制御回路5を含む交流利
得と、直流増幅器3の直流利得と、端子52よジ直流増
幅器3に入力される基準電圧とは、それぞれあらかじめ
設定された値に固定されている。従って、VCO4にお
ける、周波数制御電圧に対す動し、結果として位相同期
ループのループ帯域幅減衰率、ロックイン範囲等が流動
的に変化して、位相同期ループの動作を不安定とすると
いう問題と、また、位相同期ループが、位相比較器1に
おける位相誤差検出特性の動作範囲の周辺にて作動して
いる場合には、端子52より人力される基準電圧が固定
されているため、位相同期ループにおける同期外れを生
起し易く、また位相誤差電圧検出特性も非線形要素が介
入して劣化し、結果的に位相同期ループの特性をも損う
という問題などが介在している。以下、これらの問題点
について、主として位相同期ループの等何回路を参照し
てその要因を説明する。
第4図は位相同期ループの等何回路を示し、第5図は位
相同期ループの利得IGI(dB表示による)を折線近
似にて図示する。
第4図において、減算器18と乗数に□(V/Rad 
:  ボルト/ラジアン)の乗算器19は、位相比較器
の等何回路で、乗数に□(V/R11Ld)は位相比較
器の位相誤差検出感度を表わしている。
乗数A(■/V:ボルト/ボルト)の乗算器20は、増
幅器等を含む利得を示し、一般的には周波数の関数とし
て表わされる。ラグ・フィルタの伝達関数22は、−例
として2次フィルタの場合の(1+pT、)(1+pT
、)−”にて示される。ここにpはラプラス変換に対応
する変数で、p=jωとして表わされる。またT1 お
よびT、は、位相同期ループの帯域幅および減衰率等に
関与する時足数である。VCO4は、変調感度をに2(
H,Z/■:ヘルツ/ポルト)で表わすと、第4図に示
されるような等何回路23にて示される。なお、端子6
3から入力される基準電圧に対応する電圧偏移ΔEは、
加算器21を介して位相同期ループに入力される。この
ような位相同期ループの等何回路において、端子61か
ら入力される基準信号の位相θi に対して、端子62
からは、所要の同期信号が位相θ。にて出力される。
次に、第3図(a)のVCOの発振周波数皓移特性と、
第4図の等何回路を参照して、vCOにおける変調感度
に2(Hz/V)  の変動により、位相同期ループの
ループ利得の振幅周波数特性が、どのように影響を受け
るかを示す。
第3図(a)に示されるのは、通常用いられているVC
Oにおける周波数制御電圧に対する発振周波数偏移特性
の一例である。第3図(a)において、横軸に示される
周波数制御電圧は、vCOにおける可変容量素子として
作用するバラクタ・ダイオードに印加される電圧で、図
に示されるように、通常周波数制御電圧の入力に対して
、vCOの発振周波数は非線型の形で変化する。このた
め、vCOのバラクタ・ダイオードに印加する周波数制
御電圧は、動作基準電圧V。を適当な値に選択し、その
変化範囲v1〜v2 を、なるべく線形に近い周波数偏
移特性を持つ領域に設定して、VCOの変調感度(第3
図(a)のζ−Vの関係において、dfv/dvにて定
義され、点線にて示される)が近似的に、はぼ一定値に
近くなるよう配慮される。第3図(b)に示されるのは
、vCOの理想的な周波数停移特性の一例で、この場合
にはVCOの変調感度は常時一定に保持される。
しかしながら、第3図(a)に示されるような周波数偏
移特性を有するVcoを実用する位相同期ループにおい
ては、ラグ・フィルタから出力されVCOに入力される
位相誤差電圧、すなわちVc。
に対する周波数制御電圧は、必ずしも正常の動作範囲に
おいて入力されるものとは限らず、位相比較器における
動作点の電圧変動、位相同期ループの位相誤差における
ダイナミックな変移および増幅器を含む電子回路におけ
るドリフト等の要因によって、VCOに対する周波数制
御電圧の動作範囲は流動的に変化し、第3図(alに示
されるよりなVl”−V2  の電圧範囲内での動作は
期待することができない。このため、Vcoの周波数偏
移特性の非直線性に起因する変調感度の大きく変動する
周波数制御電圧d領域において位相同期ループが動作す
る事態においては、位相同期ループにおける利得がこの
VCOの変調感度の増減により変動し、位相同期ループ
のループ帯域幅、減衰率、ロックイン範囲等が変化し、
位相同期ループの動作が不安定になり易い。
第4図の位相同期ループの等価回路より利得Gの振幅周
波数特性は次式で与えられる(ΔE=0の場合)。
上式においてfは周波数で、これを折線近似により% 
 tGn:縦軸に、周波数fを横軸にとって示したのが
第5図の実線である。第5図においてVCOの変調感度
に2(Hz/V)  の増減に対応して、Δに2〉0お
よびΔに2〈oの二つの点線表示による利得IG+  
の周波数特性をも併記して示している。このようなバラ
クタ・ダイオードを含むVCOにおける、発振周波数偏
移特性の非直線性により位相同期ループの利得の振幅周
波数特性が大きく影響され、その正常な動作が損なわれ
ることは極めて明らかである。
また、第1図に示される従来の位相同期発振回路におい
て、端子52より入力される基準電圧が固定であること
に起因する問題については、位相同期発振回路に端子5
1より人力される基準信号の周波数の変化、またはVC
O自体における発振周波数の変動等により、位相同期ル
ープにおける位相誤差検出特性上の動作点が中心点より
大きく偏移し、結果として、位相同期ループにおける利
得が減少して、位相同期ループのループ帯域幅、減衰率
、ロックイン範囲等が変化し、且つ、位相誤差検出特性
の非直線性により位相同期ループの動作が不安定になり
易い。第6図(a)は通常用いられる位相比較器におけ
る位相誤差検出特性を示し、正常の動作状態としては、
第6図(a)における動作中心0点の近傍において動作
することが望せしいが、前述の基準信号の周波数または
vCOの発振周波数における変動等の要因により、動作
点は例えば第6図(b)における07点に移動する。こ
のため、第6図(a)においては、0点における位相誤
差検出感度は接線Bのこう配により与えられ、その値は
設計上の適正値として問題を生じないが、第6図(b)
においては、0′点における位相誤差検出感度は、接線
B′のこう配により与えられ、明らかに、その値は第6
図(a)における0点における検出感度よりも劣下して
いる。しかも、位相誤差検出特性における非直線性の影
響は、動作点が制御範囲の周辺に移動するにともない著
しくなり、位相同期ループにおけるループ特性を劣化さ
せる。
勿論同期外れも生起し易くなる。
すなわち、従来の位相制御発振回路においては、具備し
ている位相同期ループに含まれるVCOの発振周波数特
性における非直線性と、この位相同期ループに与えられ
る基準電圧の固定化とにより、前記位相同期ループの位
相同期特性を劣化させ、位相制御発振回路の正常動作を
損い易いという欠点がある。
本発明の目的は上記の欠点を除去し、位相同期ループに
おける。VCOに対する周波数制御電圧に対応する制御
信号を参照して、前記位相同期ループにおけるループ利
得の周波数特性と、前記位相同期ループに入力される基
準電圧とを制御調整することにより、前記位相同期ルー
プの同期特性を改善シ、常時安定に動作する位相制御発
振回路を提供することにある。
本発明の位相制御発振回路は、所定の基準信号入力に対
応して位相同期ループを形成することによジ、前記基準
信号に対し位相同期する電圧制御発振器を具備する位相
制御発振回路において、前記位相四則ループを構成する
交流増幅器および直流増幅器のそれぞれに対応するルー
プ利得を制御するループ利得制御手段と、前記交流増幅
器および前記直流増幅器のそれぞれの入力段に印加され
る直流基準電圧を可変とする基準電圧制御手段と前記電
圧制御発振器に対する周波数制御電圧に対応する制御信
号を参照して前記ループ利得制御手段における利得と前
記基準電圧制御手段における基準電圧出力値とを制御調
整する位相同期ループ制御手段とを備えて構成される。
以下、本発明について図面を参照して詳細に説ツタ図で
ある。第2図において、本発明の位相制御発振回路は、
位相比較器7と、交流増幅器8と、直流増幅器9と、位
相同期ループ制御手段として作用するループ制御回路1
0と、VCOllと、ループ利得制御手段の一部として
作用する抵抗R1□。
R12,R□3.R□4 とコンデンサC3と第1の切
替器13とより成る第1の利得制御回路12と、前記ル
ープ利得制御手段の他の一部として作用する抵抗R17
1R□8.R□、と第2の切替器15とより成る第2の
利得制御回路14と、基準電圧制御手段として作用する
第3の切替器16と、抵抗R工、とコンデンサC4より
成るラグ・フィルタ17と、エミッタホロワQ2  と
を備えている。
第2図において、端子55より入力される基準信号は、
位相比較器7においてVCOIIの発振出力信号と混合
されて、相互の位相差に対応する位相誤差信号を生成し
、交流増幅器8により増幅されて、一方においては第1
の利得制御回路12に入力されエミッタホロワQ2 を
介してラグ・フィルタ13に入力され、他方においては
第2の利得制御回路14により利得を制御される直流増
幅器9により増幅されて、同じくラグ・フィルタ17に
入力される。第1および第2の利得制御回路12および
14は、ループ制御回路10から入力される制御信号に
より制御されて、前者においては、その減衰量を、後者
においては直流増幅器9の利得を、それぞれ適正量に制
御調整されており、また交流増幅器8と直流増幅器9の
動作基準電圧は、ループ制御回路10から第3の切替器
16に入力される制御信号により切替制御される。従来
例の場合と同様に、エミッタホロワQ、の出力信号と直
流増幅器9の出力信号とは、ラグ・フィルタ17を介し
て合成され、VCOllに対する周波数制御信号を形成
する。
この周波数制御信号はvCOllに入力されて、その発
振周波数を制御し、vCOllの発振出力信号は、一方
においては位相比較器7に帰還されて位相同期ループを
形成し、他方においては、位相制御発振回路の所期の同
期信号として端子60を介して出力される。この場合に
おいて、前記周波数制御信号は、本発明の特徴とする動
作原理に従って、第2図に示される一実施例の場合には
、そのままループ制御回路10に入力され、その入力レ
ベルに対応して、このループ制御回路10を介して、第
1の利得制御手段12に含まれる第1の切替器13と、
第2の利得制御回路14に含まれる第2の切替器15と
、基準電圧制御手段として作用する第3の切替器16と
を、それぞれ3段階に切替えて制御する。第1の利得制
御回路12においては、第1の切替器1303段切替に
より、抵抗R1□、R13およびRX4のいずれかが選
択されて、交流増幅器8に対応するループ利得が制御調
整され、第2の利得制御回路14においては、第2の切
替器15の3段切替により、抵抗R1,、R,、および
Rlgのいずれかが選択されて、直流増幅器9に対応す
るループ利得が制御調整され、共に前述のループ利得制
御手段の一部として作用することは明らかである。また
、第3の切替器16については、端子56.57および
58から、それぞれ異々る直流基準電圧が供給されてお
り、第3の切替器16の3段切替により、3種類の基準
電圧が入力され、位相同期ループにおける位相比較器7
の動作点が適正に制御調整されることは明らかである。
なお、第6図(b)に、電圧ΔEを与えて、動作点を0
点に修正した状況を示す。
すなわち、第2図に示される本発明の一実施例において
は、要約すると、位相制御発振回路に具備される位相同
期ループにおいて、VCOに対する周波数制御電圧を参
照し、ループ制御回路10を介して、利得IG+の周波
数特性と基準電圧との双方を制御調整している。この結
果、前者の利i1G+の周波数特性の制御により、前述
のように、従来の位相制御発振回路において、VCOの
発振周波数偏移特性の非直線性に起因して生起する、変
調感度に2の変動にともなうループ利得IG+の周波数
特性(第5図参照)の劣化を有効に改善することができ
、また、後者、の基準電圧の制御により、前述のように
、従来の位相制御発振回路に具備されている位相同期ル
ープにおいて生起する、位相誤差検出特性における位相
同期点の変位に起因する位相同期特性の劣化と位相同期
外れの問題に対して、位相比較器7の位相誤差検出特性
を常に第6図(a)に示されるように、正常な状態に維
持することが可能となる。
以上詳細に説明したように、本発明は、具備する位相同
期ループにおいて、電圧制御発振器に対する周波数制御
信号を参照して、前記位相同期ループのループ利得と、
前記位相同期ループに入力される基準電圧とを制御調整
することにより、前記位相同期ループの位相同期特性を
改善し、位相制御発振回路の動作を安定に維持すること
ができるという効果を有する。
【図面の簡単な説明】
第1図は従来の位相制御発振回路の一例の主要図におい
て、1,7・・・−・・位相比較器、2,8・・・・・
・交流増幅器、3,9・・・・・・直流増幅器、4.1
1・・・・・・VCo、5・・・・・・利得制御回路、
6,17・・・・・・ラグ・フィルタ、10・・・・・
・ループ制御回路、12・・・・・・第1の利得制御回
路、13・・・・・・第1の切替器、14・・・・・・
第2の利得制御回路、15・・・・・・第2の切替器、
16・・・・・・第3の切替器、18・・・・・・減算
器、19.20・・・・・・乗算器、21・・・・・・
加算器、22・・・・・・ラグ・フィルタの伝達関数、
23・・・・・・vCOの等何回路、51〜63・・・
・・・端子。 (Q) (し) 半5珂

Claims (1)

    【特許請求の範囲】
  1. 所定の基準信号入力に対応して位相同期ループを形成す
    ることにより、前記基準信号に対し位相同期する電圧制
    御発振器を具備する位相制御発振回路において、前記位
    相同期ループを構成する交流増幅器および直流増幅器の
    それぞれに対応する利得を制御する利得制御手段と、前
    記交流増幅器および前記直流増幅器のそれぞれの入力段
    に印加される直流基準電圧を可変とする基準電圧制御手
    段と、前記電圧制御発振器に対する周波数制御電圧に対
    応する制御信号を参照して前記利得制御手段における利
    得と前記基準電圧制御手段における基準電圧出力値とを
    制御調整する位相同期ループ制御手段とを備えることを
    特徴とする位相制御発振回路。
JP58013321A 1983-01-28 1983-01-28 位相制御発振回路 Pending JPS59138127A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58013321A JPS59138127A (ja) 1983-01-28 1983-01-28 位相制御発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58013321A JPS59138127A (ja) 1983-01-28 1983-01-28 位相制御発振回路

Publications (1)

Publication Number Publication Date
JPS59138127A true JPS59138127A (ja) 1984-08-08

Family

ID=11829894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58013321A Pending JPS59138127A (ja) 1983-01-28 1983-01-28 位相制御発振回路

Country Status (1)

Country Link
JP (1) JPS59138127A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283820A (ja) * 1990-03-30 1991-12-13 Anritsu Corp Pll回路
JP2014012447A (ja) * 2012-07-04 2014-01-23 Nissan Motor Co Ltd 車体制振制御装置
JP2018511991A (ja) * 2015-03-10 2018-04-26 クゥアルコム・インコーポレイテッドQualcomm Incorporated 位相ロックループ(pll)アーキテクチャ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283820A (ja) * 1990-03-30 1991-12-13 Anritsu Corp Pll回路
JP2014012447A (ja) * 2012-07-04 2014-01-23 Nissan Motor Co Ltd 車体制振制御装置
JP2018511991A (ja) * 2015-03-10 2018-04-26 クゥアルコム・インコーポレイテッドQualcomm Incorporated 位相ロックループ(pll)アーキテクチャ

Similar Documents

Publication Publication Date Title
JP2003515963A (ja) デジタル位相ロックループ周波数シンセサイザ
US6137368A (en) Frequency synthesizer with constant loop characteristics
JPS5917727A (ja) フェ−ズロックル−プの帯域幅制御回路
JP2000315948A (ja) Pll周波数シンセサイザ
US5329250A (en) Double phase locked loop circuit
US5281930A (en) Frequency modulator
JP3324787B2 (ja) 位相同期発振器
JPS59138127A (ja) 位相制御発振回路
EP0497801B1 (en) A phase locked loop for producing a reference carrier for a coherent detector
US7205849B2 (en) Phase locked loop including an integrator-free loop filter
JP4336014B2 (ja) Pll発振回路
JPS63305619A (ja) Pllシンセサイザ装置
JP2721927B2 (ja) Pll回路
JPS5846586Y2 (ja) 位相同期ル−プを有する回路
JPH04344713A (ja) 位相同期回路
JPS6135601A (ja) 変調器
JPS6127923B2 (ja)
JP3084971B2 (ja) フェーズロックドループ回路
JPH01160215A (ja) If局部発振器
JPS62285521A (ja) 周波数シンセサイザ
JPS60142624A (ja) Pll回路
JPH0613894A (ja) 2重pll回路
JPS5819036A (ja) 周波数シンセサイザ
JPH0323717A (ja) 信号発生装置
JPH01143417A (ja) Pll回路