JP3324787B2 - 位相同期発振器 - Google Patents

位相同期発振器

Info

Publication number
JP3324787B2
JP3324787B2 JP18538792A JP18538792A JP3324787B2 JP 3324787 B2 JP3324787 B2 JP 3324787B2 JP 18538792 A JP18538792 A JP 18538792A JP 18538792 A JP18538792 A JP 18538792A JP 3324787 B2 JP3324787 B2 JP 3324787B2
Authority
JP
Japan
Prior art keywords
frequency
signal
oscillator
mixer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18538792A
Other languages
English (en)
Other versions
JPH05243984A (ja
Inventor
ゲイリー・ケイ・モントレス
マーク・イー・ラッセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JPH05243984A publication Critical patent/JPH05243984A/ja
Application granted granted Critical
Publication of JP3324787B2 publication Critical patent/JP3324787B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/20—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a harmonic phase-locked loop, i.e. a loop which can be locked to one of a number of harmonically related frequencies applied to it

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、発振器に関し、特に位
相同期発振器に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】当技
術において周知のように、レーダ受送信機における如き
数多くの無線数装置において、高度に安定した発振器即
ち無線周波信号源の必要性が存在する。より一般的な試
みの１つは、遅延線あるいは共振器の如きＳＡＷ装置
が、ＳＡＷ安定化装置の通過帯域周波数内の特定周波数
において２πラジアンの整数倍の移相および小信号利得
を有するフィードバック・ループ内に設置されるいわゆ
るＳＡＷ安定化発振器を使用することである。
【０００３】これら用途の多くにおいては、長い期間な
らびに比較的短い期間の両方にわたり高度に安定した発
振器を提供することが必要である。第１の安定性特性
は、一般に発振器のエージング特性と呼ばれ、特にＳＡ
Ｗ安定化発振器を提供する装置の電気的特性における長
期の変動と関連している。長期にわたる発振器性能にお
ける変動に対する大きな影響の１つは、ＳＡＷ装置自体
であり得る。ＳＡＷ装置は、現在では毎年１ｐｐｍ以下
の程度のエージング率を有するＳＡＷ共振器が入手可能
であるが、典型的には毎年数ｐｐｍ程度のエージング率
を有する。
【０００４】周波数の不安定性に関する第２の問題は、
短期の周波数変動またはノイズである。ＳＡＷ安定化発
振器は、キャリヤ位相ノイズ特性ほど近くない特性を有
する。即ち、発振器のキャリヤ即ち基本周波数に近いオ
フセット周波数では単位帯域幅当たり比較的多量のノイ
ズ電力が存在する。これは、主としてＳＡＷ安定化要素
およびループ増幅器の如き他の発振器構成要素の固有の
特性から結果として生じる。
【０００５】比較的少量の移相をループに生じ、これに
よりループの発振周波数を調整しあるいは発振周波数を
所定の周波数にロックすることができる電圧制御可能な
移相器をＳＡＷ発振器ループに含めることにより、上記
の諸問題のいくつかに対処することは公知である。一般
に、発振器の周波数をロックするためには、ＳＡＷ発振
器ループの基本周波数と基準信号間の差を表わすエラー
（誤差）信号が提供される。
【０００６】基準信号が発振器ループの周波数と等しい
周波数を有する時、上記の位相同期装置は比較的簡単で
ある。更に、基準周波数に対する基本周波数の比は２N
の形態を呈する時（Ｎは１以上の整数）、エラー信号の
発生もまた比較的簡単である。例えば、このような信号
は、カスケード接続状の周波数２倍器を用いて基準信号
をＳＡＷ発振器の周波数まで増加させることにより生成
することができる。周波数を増加した基準信号およびＳ
ＡＷ発振器信号は位相検出器へ送られて、エラー信号を
生じる。
【０００７】しかし、基本周波数信号および基準周波数
信号の比が奇数の素因数即ち２N・ｍの形態の比を有す
る（Ｎは１以上の整数、ｍは（２ｎ＋１）の形態である
（ｎは１以上の整数）時に、問題が生じる。この問題と
は、奇数の周波数の増加を行う公知の手法がコンパクト
な低位相ノイズＳＡＷで安定化された発振器には適さな
いことである。２つの公知の手法は、ステップ・リカバ
リ・ダイオードまたはバラクタ・ダイオードの如き非線
形デバイスを用いてパラメトリック周波数増加を行うこ
とである。しかし、これらの手法の１つの問題は、これ
らの設計が比較的難しいこと、また更に、ステップ・リ
カバリ・ダイオードおよびバラクタ・ダイオードの固有
特性が受入れられない周波数安定性を有する奇数次の周
波数逓倍回路を提供することである。逓倍器の低い周波
数安定性は、同様に劣った安定性を有する位相同期信号
を生じることになり、またこのため位相同期発振器の全
体的性能を劣化させることになる。
【０００８】
【課題を解決するための手段】本発明によれば、発振器
は、出力端子と制御端子とを有する電圧制御可能な発振
器と、第１の対の信号経路を提供するため前記電圧制御
可能な発振器の出力端子と接続された手段とを含む。こ
の発振器は更に、前記第１の対の信号経路の第１の経路
と接続され、前記電圧制御可能発振器の公称周波数から
奇数の整数倍だけ異なる周波数を有する基準信号が供給
される基準信号端子と接続されて、基準信号の周波数と
電圧制御可能発振器からの信号の周波数との間の位相の
変動を表わす電圧制御可能発振器の制御端子にエラー
（誤差）信号を提供するミキサを含む手段を含む。この
ような構成により、ＳＡＷ発振器の前記周波数から奇数
因数だけ異なる周波数を有する基準信号にロックするこ
とができる電圧制御可能発振器が提供される。このミキ
サ装置は、優れた周波数安定性特性を有し、従来の試み
で設計するのに更に容易である。このミキサは、電圧制
御可能発振器の基本周波数ω0と、この基本周波数ω0と
奇数次の関係を有する基準信号との間の分数調波位相検
出器として使用されて、信号ω0の位相と基準信号の位
相との間の位相変化の差と対応するエラー信号を生じ
る。
【０００９】本発明の更なる特徴によれば、位相同期発
振器は、出力端子を有するＳＡＷ安定化電圧制御可能発
振器を含む。このＳＡＷ発振器は、周波数ω0において
２πラジアンの整数倍の移相および過剰小信号利得を有
する閉ループを提供する手段を含み、この手段はまた共
振周波数ω0を有する前記閉ループ内に配置されたＳＡ
Ｗ共振器即ち遅延線と、前記ループに配置され制御端子
を有する電圧制御可能移相器とを含む。この位相同期発
振器は更に、ＳＡＷ安定化発振器の出力と接続された入
力と、位相同期発振器の出力と接続された第１の出力と
を有する電力分配（分割）器を含む。この発振器は更
に、基準信号の入力端子と接続されて基準信号の周波数
を因数２N（Ｎ≧１）で乗じる手段を含む。その後、周
波数逓倍基準信号は、奇数の大きさだけＳＡＷ安定化発
振器からの信号の周波数から異なる周波数を有する。ミ
キサは、周波数逓倍手段と、電力分配手段からの第２の
出力信号経路と接続される。このミキサは、応答してそ
の出力端子にＳＡＷ発振器からの基本周波数ω0の位相
特性と基準周波数信号の奇数次の調波の位相特性との間
の変化に対応する出力信号を生じる。このような構成に
より、ＳＡＷ安定化電圧制御可能発振器は、ＳＡＷ発振
器の基本周波数から奇数次だけ異なる周波数を有する基
準信号に位相同期される。特に、この構成は、ＳＡＷ安
定化発振器が、これらＳＡＷ発振器より更に安定した位
相対応を有するも奇数次因数を含む周波数比を有する基
準信号に位相同期されることを可能にする。例えば、Ｓ
ＡＷ安定化発振器から与えられるノイズ・レベルに比較
して、多波形発振器がキャリヤ周波数に近いオフセット
周波数において単位帯域幅当たり低位相ノイズ特性を有
する信号を生じることは周知である。また、ＳＡＷ安定
化発振器の対応する特性と比較して、多波形発振器がこ
の多波形発振器の基本周波数から更に除去されたオフセ
ット周波数において単位帯域幅当たり比較的高い位相ノ
イズを有する信号を生じることも周知である。このよう
な多波形発振器からの基準信号を提供することにより、
ＳＡＷ安定化電圧制御可能発振器はこのような信号に対
して位相同期され、これによりキャリヤ・オフセットに
近い周波数における多波形発振器の位相ノイズ特性と比
肩し得る位相ノイズ特性を提供する。
【００１０】本発明の更に別の特徴によれば、位相同期
発振器は更に、基準信号およびＳＡＷ安定化発振器信号
の位相ノイズ特性に従って選択された帯域幅を有する電
圧制御可能移相器の制御端子へ位相同期信号を生じるた
め位相検出器出力信号が与えられる手段を含む。このよ
うな構成により、位相同期ループの帯域幅は、ＳＡＷ安
定化発振器の基本周波数またはキャリヤ周波数のオフセ
ット周波数から更に除去されるオフセット周波数におけ
るＳＡＷ安定化発振器の優れたノイズ位相特性に発振器
を同期させるように選定することができる。このため、
位相同期発振器は、ＳＡＷ発振器の位相ノイズ特性と対
応するＳＡＷ安定化電圧制御可能発振器の基本周波数か
ら更に除去された周波数に対する位相ノイズ特性を有す
ることになる。
【００１１】本発明の更に他の特徴によれば、位相同期
発振器は更に、前記ミキサと接続されてこのミキサの出
力に基準電位より高い選定可能なＤＣ電圧レベルを生じ
て、ＤＣ電圧レベル付近に置かれたエラー信号を生じる
手段を含む。このような特定の構成によれば、エラー信
号を選定自在なＤＣ電圧レベル付近に置くことにより、
エラー信号が１つの供給電圧で給電される増幅回路へ送
ることができる。これは、位相同期発振回路において使
用される増幅回路に別の電源を提供する必要もなく、正
および負の偏差をエラー信号が有することを可能にす
る。
【００１２】本発明の上記の特徴ならびに本発明自体に
ついては、図面の以降の詳細な記述から更によく理解す
ることができよう。
【００１３】
【実施例】まず図１乃至図３において、位相同期発振器
１０がＤＣバイアス電圧調整回路１２を含むように示さ
れる。ＤＣバイアス電圧調整回路１２は、一般に周知の
ように出力電圧を設定するため使用される、従来の電圧
調整（レギュレータ）集積回路、ならびにフィルタ・コ
ンデンサ、抵抗（図示せず）およびトランジスタＱ1の
如き必要な外部構成要素を含む。このＤＣバイアス電圧
調整回路１２は、ＤＣバイアスを必要とする以下に述べ
る各回路へバイアス電圧を送る。位相同期発振器１０は
更に、本例ではＳＡＷ安定化発振器である電圧制御可能
発振器１４を含み、この発振器は本例では全体的に１３
として示されるフィードバック・ループ内に配置された
ＳＡＷ共振器３０である周波数安定化および決定要素を
有する。あるいはまた、このＳＡＷ装置はＳＡＷ遅延線
でもよい。更に、より高い周波数では、誘電共振器を代
わりに用いてもよい。
【００１４】ＳＡＷ共振器３０に加えて、フィードバッ
ク・ループ１３は更に１対の増幅器、本例では図示の如
く増幅器３２ａ、３２ｂに対するバイアス・レベルの分
裂状態を防止するように増幅器３２ａ、３２ｂの入出力
側に配置されたＤＣブロッキング・コンデンサＣを有す
るループ１３が配置された増幅器３２ａ、３２ｂを含
む。一般に、バイアス電圧が供給される以下に説明する
各回路は、入出力におけるＤＣブロッキング・コンデン
サＣを使用することになる。フィードバック・ループ１
３は更に、１対の固定位相の調整回路段３３ａ、３３ｂ
を含む。本例では、前記固定位相調整回路は、ボンド・
ワイヤ（図示せず）を介してフィードバック・ループ１
３内に配置された回路３３ａ、３３ｂの一方または両方
を提供するように選択的に相互に接続される複数の端子
３３を含む。更にまた、前記回路３３ａ、３３ｂの各々
が進相回路３３ａ′、３３ｂ′または位相遅延回路３３
ａ″、３３ｂ″を任意に提供し、本例では進相回路が１
対の直列コンデンサおよび並列誘導子のＴ回路であり、
位相遅延回路は１対の直列誘導子および並列コンデンサ
により提供されるＴネットワークであることが判る。回
路３３ａ、３３ｂに対する特定回路の選択は、発振器１
４に与えられるべき所定の位相特性に基いて予測され、
このため発振器１４から与えられる所定の出力周波数に
従って選択される。フィードバック・ループ１３は更に
電圧制御可能移相器３６を含み、本例では図示の如く並
列接続された誘導子と直列に接続された米国マサチュー
セッツ州ＣｈｅｌｍｓｆｏｒｄのＦｒｅｑｕｅｎｃｙ
Ｓｏｕｒｃｅｓ社からのＦＬＴＶＡＲＳ型であるバラク
タ・ダイオードＣvの如き１対の電圧制御可能コンデン
サを含む。電圧制御可能移相器３６は、端子３６′に与
えられる制御電圧に応答する移相特性を有する。端子３
６′に与えられる制御信号は、バラクタ・ダイオードＣ
vを等しくバイアスし、従って所定の移相特性を移相器
３６に与えてこれと同時にループ１３の位相特性におけ
る選定可能な調整を与えるため使用される。ループ１３
の位相特性の調整は、発振器１４の周波数ω0における
同時の調整を行うことになる。
【００１５】フィードバック・ループ１３は、本例では
全体的に図示するようにループ１３および電力分配
（割）器３８の位相特性における粗調整を行うため使用
される伝送線の一部である曲折線３７を更に含むように
示される。本例では、電力分配器３８は３ｄＢの電力分
配器であり、以下に述べるように、一方がループ１３を
完成するよう配置され、他方がネットワーク１６に給電
するよう配置された１対の出力信号経路にループ１３を
提供する。本例では、信号経路の各々に供給される電力
は等しい。他の電力分配比も同様に使用することができ
る。ループ１３は更に、このループ１３の小信号利得特
性を調整するため使用される任意の減衰器（チップ減衰
器）３４を有する。
【００１６】電力分配器３８の第２の経路は、任意の減
衰器（チップ減衰器）４０と、周波数ω0のバッファ信
号を電力分配器４２に与える任意のバッファ増幅器４３
とを含む前調整ネットワーク１６に送られる。本例で
は、電力分配器４２もまた３ｄＢの電力分配器であり、
１対の信号経路４２ａ、４２ｂに供給する。信号経路４
２ａは、本例では第１の減衰器（チップ減衰器）４４、
小信号低ノイズ増幅器４６、集中定数低域フィルタ４
７、および第２の増幅器４８（図３）と接続されてい
る。減衰器４４および４６は任意のものであり、発振器
１０からの出力信号レベルの調整のため使用され、増幅
器４６は、ＳＡＷ安定化電圧制御可能発振器１４を端子
１０ｂにおける負荷インピーダンスにおける変動から分
離するため発振器１０からの出力の別の増幅を行う使用
される。低域フィルタ４７は、発振器１０の出力端子１
０ｂに与えられる信号の信号純度を増すため使用され
る。
【００１７】一般に、端子１０ｂにおける信号の周波数
は、略々１００乃至２０００ＭＨzの範囲内、あるいは
ＳＡＷ共振器およびＳＡＷ遅延線の如きＳＡＷ装置、あ
るいはしばしば上記範囲より高い実際の共振周波数を持
ち得る誘電共振器発振器（ＤＲＯ）（図示せず）の如き
他の比較的高い周波数共振器タイプの装置に対して共通
の周波数範囲内のＲＦ周波数である。一般に約１００Ｍ
Ｈzより低い周波数では、多波形（ｂｕｌｋ ｗａｖ
ｅ）装置が使用される。
【００１８】電力分配器４２の第２の信号経路４２ｂ
は、任意の減衰器５０、高域フィルタ５２、増幅器５
３、ならびに図４に関して全般的に記載される如き形式
の第１のミキサ５４（図５）を含む位相検出回路２０に
至る。本例では、電力分配器４２の出力経路４２ｂに与
えられる信号は、この信号に対して調整可能な振幅を生
じるように減衰器５０を通って接続される。高域フィル
タ５２は、ミキサ段５４からリークして位相同期発振器
１０の出力１０ｂに現れる不要な低周波数成分を取除く
ため配置される。増幅器５３は、信号を緩衝して選定可
能な信号利得量を生じるため設けられる。周波数ω0を
有する信号は、増幅器５３からＤＣブロッキング・コン
デンサＣを経てミキサ５４の第１の入力端子５４ａに接
続される。ここで図４に関して更に述べるように、、端
子５４ａはミキサの局部発振器周波数入力端子（１）と
対応している。
【００１９】本例ではミキサ５４のＲＦ入力信号端子
（Ｒ）５４ｂと対応する第２の入力端子５４ｂは、ここ
では周波数逓倍基準信号が供給される。この周波数逓倍
基準信号は、位相同期発振器１０の基準信号入力端子１
０ａに送られる基準信号の周波数の２倍である周波数を
有する。
【００２０】端子１０ａの基準信号は、増幅器６１を経
て第１のバッファ増幅段を介して与えられ、第１の信号
経路が第２のミキサ６４の局部発振器入力と対応する入
力６４ａへ直接伸び、その第２の信号経路が基準信号に
９０°の移相を与える移相器を経て送られる１対の出力
信号経路を有する３ｄＢ電力分配器６２の入力に送られ
るように示される。基準周波数信号は、本例ではＲＦ入
力信号端子（Ｒ）と対応するミキサ６４の第２の入力端
子６４ｂへ送られる。端子１０ａからの基準信号は、直
角成分がミキサ６４へ送られて、特に基準周波数信号の
２次調波の偶数次の発生を最大化する。出力信号端子６
４ｃ、本例では中間周波信号端子は、帯域フィルタ６
８、ここでは集中定数フィルタを経て任意の増幅段６９
に通じる。このため、増幅器６９の出力には、本例では
最初に端子１０ａに送られる基準入力信号の周波数の２
倍である周波数を有する先に述べた周波数逓倍基準信号
が与えられる。
【００２１】ＳＡＷ安定化電圧制御可能発振器の信号ω
0、ならびにω0／（２ｎ＋１）で与えられる発振器周波
数ω0に対する周波数を有する基準入力信号（ｎは１よ
り大きい整数）がミキサ５４へ送られる。ミキサ５４
は、本例ではミキサ５４の中間周波端子（Ｉ）と対応す
る出力５４ｃに種々の信号成分を生じる。出力信号端子
５４ｃに与えられる種々の周波数成分（２Ｎ＋１）ω0
／（２ｎ＋１）に含まれるのは、（２ｎ＋１）ω0／
（２ｎ＋１）−ω0（但し、Ｎ＝ｎ）と対応する周波数
成分である。ミキサ５４は、奇数次の調波（２ｎ＋１）
ω0／（２ｎ＋１）を生じるとともに、位相同期信号で
ある（２ｎ＋１）ω0／（２ｎ＋１）−ω0を供給する。
端子５４ｃにおける位相同期信号は、エラー信号条件付
け回路２２の低域フィルタ７０（図２）へ送られる。フ
ィルタ７０の周波数応答は、ベースバンド周波数または
位相同期信号を通し、発振器の基本周波数ならびにその
不要な調波を抑止するように選定される。低域フィルタ
７０の出力は、１対の高利得増幅段７２、７４へ送られ
る。
【００２２】利得段７２は、周知のように、抵抗Ｒ2お
よびＲ1の比により選定される利得特性を有する反転演
算増幅器の利得段である。増幅段７２は大きな位相検出
定数を与える。利得段７４もまた抵抗Ｒ4およびＲ3、お
よび組合わせにおいて別の利得を与えかつまた位相同期
回路の捕捉範囲即ち位相同期ループ帯域幅を設定するコ
ンデンサＣを有する反転利得段である。一般に、位相同
期ループの帯域幅は、基準信号の位相ノイズ特性がＳＡ
Ｗ安定化発振器の位相ノイズ特性より高くなる周波数に
設定される。このため、位相同期発振器が基準信号およ
びＳＡＷ発振器の両方の位相ノイズ特性の最良部分と比
肩し得る全位相ノイズ特性を持つことを可能にする。
【００２３】増幅段７２、７４はまた、図示の如き抵抗
からなる調整可能なネットワークが設けられ、当業者に
は周知のように、ＤＣオフセット電圧を最小化すること
により低域フィルタ７０の出力に生じる信号に誘起され
る端子３６′におけるエラーを最小化するよう前記増幅
器の特性の調整を可能にする。エラー信号条件付け回路
２２の出力において、線（図示せず）に沿って信号が電
圧制御可能移相器３６の端子３６′へ送られる。これに
与えられる信号レベルにより、移相器３６の位相特性は
発振器１４の位相特性における全選択調整を行うように
選択的に変更され、これにより発振器１４を位相検出回
路２２の帯域幅にわたり基準入力端子１０ａに送られる
信号の位相特性に同期する。
【００２４】図４に示されるように、キャリヤ周波数か
ら遠いオフセット周波数における比較的低い位相ノイズ
特性（カーブ部分９２）を生じるよう使用されるＳＡＷ
安定化電圧制御可能発振器は、キャリヤに近いオフセッ
ト周波数（カーブ部分９４）における低レベルの位相ノ
イズを持ち得る多波形発振器から与えられる如き基準信
号に同期される。従って、発振器１０の短期の周波数安
定性（カーブ９６）は、キャリヤに近いオフセット周波
数に対する自走ＳＡＷ発振器と対応する安定性より優れ
ており、またキャリヤから更に除去されるオフセット周
波数における基準信号の安定性より優れている。位相同
期が多波形信号からＳＡＷ発振器信号へ遷移する点９７
では、図示の如く、位相ノイズに僅かな増加が存在す
る。
【００２５】更にまた、多くの水晶発振器の基準信号が
特定のシステムにおけるディジタル回路に対するクロッ
ク信号を生じるならば、ＳＡＷ安定化発振器１０もまた
全システムの位相コヒーレンス性を生じるディジタル・
クロック信号に位相同期される。更に別の利点は、位相
同期回路を有するＳＡＷ安定化電圧制御可能発振器が、
位相ノイズ特性を劣化しあるいは余分な周波数即ち周波
数の不安定性を誘起することなく、ＳＡＷ発振器の周波
数に対する奇数素因数を有する整数だけ異なる周波数を
有するより低い周波数の信号に同期させるための手法を
提供することである。
【００２６】更に別の事例として、ＳＡＷ安定化電圧制
御可能発振器がω0（ω0＝２πｆ0）で与えられる公称
基本信号を有するが、より低い周波数の入力信号はω0
／６で与えられる公称周波数を有すると考えよう。上記
の構成においては、端子１０ａに与えられる基準信号
は、ここではミキサ６４により与えられる第１の周波数
逓倍器を経て接続されて、基準信号の比較的低い位相ノ
イズ特性を維持しながら周波数ω0／６を有する入力基
準信号を周波数ω0／３を有する信号に変換する。次
に、周波数ω0／３を有する周波数逓倍基準信号は、こ
こではω0の信号とω0／３の信号との間で分数調波位相
検出器として働く第２のミキサ５４へ与えられて、２つ
の信号間の位相差と対応する低周波信号即ち誤差信号を
生じる。出力５４ｃでエラー信号条件付け回路２２へ送
られるこの信号は、エラー信号即ちロック信号を発振器
１４へ与える。
【００２７】ここで最適の性能を生じるように、図１乃
至図３に示される如き集中定数応答電力スプリッタが特
に高い分解能が要求される場合に信号の分割のため使用
される。このような構成は、ＳＡＷ発振回路が外部の負
荷変動ならびに基準ソース・インピーダンスの変動に対
して実質的に影響を受けないようにする。更にまた、図
１乃至図３に示されるように、回路１０は、回路内の全
ての能動装置に対して充分に調整されたＤＣバイアス電
圧を与えネットワーク１２の部分である内部電圧調整器
１２ａを含むことが望ましい。また明らかなように、線
１２ｂ上のＤＣバイアス・レベルはＤＣバイアス電圧の
如きを要求する全ての回路へ送られる。更に、誘導子
（チョーク）、フィルタ・コンデンサおよび安定化抵抗
が、ＤＣバイアス電圧の適当な濾波および分離を行うよ
うに前記回路に隣接して配置される。
【００２８】上記の位相同期発振器は発振器の基本周波
数ω0と基準入力周波数ω0／６との間の比６に関して特
に記述したが、奇数次因数を持つ比が上記の試みの原理
により許容され得ることを理解すべきである。例えば、
周波数ω0／１０を持つ信号をミキサ段６４へ送って周
波数ω0／５を持つ周波数逓倍基準信号を提供すること
により、基本周波数ω0を基準信号周波数ω0／１０に位
相同期することができる。次に、周波数ω0／５を有す
る信号が位相検出器５４へ送られる。位相検出器５４
は、５次調波ω0／５を用いて端子５４ｃにエラー信号
を提供することにより、基本周波数信号ω0および基準
信号ω0／５を分数調波的に混合する。このように、位
相検出器５４の出力におけるフィルタの周波数応答は、
発振器の基本調波ω0、ω0／（２ｎ＋１）およびその他
の調波を抑制しながらベースバンド周波数ω0−（２ｎ
＋１）ω0／（２ｎ＋１）を通過させることになる。
【００２９】更に、ミキサ６４のカスケード段（図示せ
ず）もまた、周波数２N（ω0／ｒ）を有する周波数逓倍
基準信号を提供するため使用できる（但し、ｒはＳＡＷ
発振器周波数の基準信号周波数ω0／ｒに対する初期比
率、ｒは２Nおよびｙの素因数を持ち、ｙは奇数であ
り、Ｎは整数０、１、２、、、である）。
【００３０】次に図５において、位相検出器５４および
周波数逓倍器６４に対して用いられるミキサの概略図が
示される。ここで、ミキサはダブル・バランス・ダイオ
ード・ブリッジ型ミキサである。他のミキサ回路も代わ
りに使用できるが、望ましいタイプは米国ニューヨーク
州ＢｒｏｏｋｌｉｎのＭｉｎｉ−Ｃｉｒｃｕｉｔｓから
入手されるＲＭＳ−２型である。上記の発振器１０は、
従来の発振回路における如きハイブリッド集積回路とし
て作られる時、上記のタイプのミキサを使用する利点
は、変成器の巻線のそれぞれのセンタ・タップに対して
アクセスが容易に行われることである。ここで、ミキサ
５４は、端子５４ａ（局部発振器端子）とグラウンド間
に接続された一次巻線と、図示の如くセンタ・タップが
端子５４ｄと接続され二次巻線の分岐がダイオード・ブ
リッジ８４の１対のノードと接続されたセンタ・タップ
付二次巻線８２ｂとを有する第１のセンタ・タップ変成
器８２を有する。ミキサ５４は更に、図示の如く、セン
タ・タップ付二次巻線８６ｂの分岐がダイオード・ブリ
ッジ８４の第２組のノードと接続され、二次巻線８６ｂ
のセンタ・タップがミキサ５４に対するＩＦ端子と略々
対応する端子５４ｃと接続された第２の中心タップ変成
器８６を含んでいる。変成器８６の一次巻線８６ａは、
図示の如く端子５４ｂ（ＲＦ端子）とグラウンド間に接
続される。特に端子５４ｄでミキサ５４の変成器の各々
におけるセンタ・タップにアクセスすることにより、バ
イアス電圧レベルが端子５４ｄに送られて、端子５４ｄ
に与えられるＤＣ電圧と対応するＤＣレベル付近に置か
れた端子５４ａと端子５４ｂに送られた信号間の位相差
と対応する（ベースバンド周波数の）中間周波信号を出
力５４ｃに与える。
【００３１】次に図１乃至図３において、検出回路２０
がネットワーク５５、本例ではバイアス電圧線１２ｂを
介して与えられてミキサ５４の端子５４ｄの供給電圧の
半分Ｖs／２と対応するバイアス電圧を生じる抵抗分圧
ネットワークを更に含むように示される。
【００３２】ミキサ５４の出力５４ｃでは、信号がエラ
ー信号条件付け回路２２に配置された低域フィルタ７０
へ送られる。エラー信号ωIFの大きさは、Ｖs／２と対
応するＤＣ電圧レベル付近に置かれる。このため、回路
２２の演算増幅器段７２、７４を単極の供給電圧、ここ
では＋Ｖsを用いて動作させ、これにより負の供給電圧
の必要を無くす。ミキサ５４の出力５４ｃでＤＣ電圧レ
ベルを持たないエラー信号が正および負の振幅を有する
ことが判るであろう。このような信号の負の振幅を許容
するため、増幅段７２、７４はさもなければ、負の電源
の存在を必要とすることになる。図示の如き方法でミキ
サ５４と接続されたネットワーク５５を提供することに
よりこの必要は避けられる。
【００３３】増幅段７２、７４はまた、増幅段７２、７
４からのオフセット電圧の変動を選択的に補償するため
使用できる選定可能な抵抗分割器（番号なし）を有す
る。
【００３４】本発明の望ましい実施態様について記述し
たが、当業者には、本発明の概念を組込んだ他の実施態
様も使用できることは明らかであろう。従って、これら
実施態様は本文に開示されたものに限定されるべきでは
なく、頭書の特許請求の範囲によってのみ限定されるべ
きものである。
【図面の簡単な説明】
【図１】本発明による位相同期回路を有する発振器の一
実施例を示す概略図である。
【図２】本発明による位相同期回路を有する発振器の一
実施例を示す概略図である。
【図３】本発明による位相同期回路を有する発振器の一
実施例を示す概略図である。
【図４】ＳＡＷ安定化発振器からの信号および多波形安
定化発振器からの信号の典型的な位相ノイズ特性を示す
振幅と周波数の関係を示すグラフである。
【図５】図１乃至図３と関連して記述された発振器にお
ける使用に適するミキサ装置を示す概略図である。
【符号の説明】
１０ 位相同期発振器 １２ ＤＣバイアス電圧調整回路 １３ フィードバック・ループ １４ ＳＡＷ安定化電圧制御可能発振器 １６ 前調整ネットワーク ２０ 位相検出回路 ２２ エラー信号条件付け回路 ３０ ＳＡＷ共振器 ３２ 増幅器 ３３ 回路 ３４ チップ減衰器 ３６ 電圧制御可能移相器 ３８ 電力分配器 ４０ 減衰器 ４２ 電力分配器 ４４ チップ減衰器 ４６ 小信号低ノイズ増幅器 ４７ 低域フィルタ ５０ 減衰器 ５２ 高域フィルタ ５４ 位相検出器 ６２ 電力分配器 ６４ ミキサ ６８ 帯域フィルタ ７０ 低域フィルタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク・イー・ラッセル アメリカ合衆国ニューハンプシャー州 03053，ロンドンデリー，ワインディン グ・ポンド・ロード 320 (56)参考文献 特開 平１−194515（ＪＰ，Ａ) 特開 昭58−42321（ＪＰ，Ａ) 実開 昭61−50316（ＪＰ，Ｕ) 米国特許4039968（ＵＳ，Ａ) 米国特許4325032（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/08 H03L 7/081 H03L 7/099

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 誤差信号のための制御電圧端子（３
    ６′）と出力端子とを有する電圧制御発振器（１４）を
    備え、前記出力端子が、電圧制御発振器（１４）によっ
    て発生される周波数のための出力経路（１８）に結合さ
    れるとともに、ミキサ（５４）を含むフィードバック経
    路（２０，２２）に結合され、前記ミキサは、電圧制御
    発振器（１４）によって発生される周波数を受信するよ
    うに結合された第１入力（５４ａ）と、基準信号回路
    （６１，６２，６３，６４，６８，６９）に結合され該
    基準信号回路からの周波数を受信する第２入力（５４
    ｂ）とを有し、前記ミキサ（５４）は、制御電圧端子
    （３６′）に結合された出力（５４ｃ）に前記誤差信号
    供給する、発振回路において、 前記基準信号回路（６１，６２，６３，６４，６８，６
    ９）は、前記電圧制御発振器（１４）の公称周波数の奇
    数次調波である周波数を有する信号を前記ミキサ（５
    ４）の第２入力（５４ｂ）に供給するように適応され、
    前記ミキサ（５４）は分数調波位相検出器として動作し
    て、その出力（５４ｃ）に、前記基準信号回路（６１，
    ６２，６３，６４，６８，６９）から第２入力（５４
    ｂ）で受信した前記奇数次調波と、電圧制御発振器（１
    ４）によって発生された周波数と、の間の位相変化を表
    すベースバンド信号を発生し、それによって前記ベース
    バンド信号が前記誤差信号として作用することを特徴と
    する発振回路。
  2. 【請求項２】 請求項１記載の回路において、前記電圧
    制御発振器（１４）が周波数安定化および周波数決定要
    素を含むことを特徴とする発振回路。
  3. 【請求項３】 請求項１記載の回路において、前記電圧
    制御発振器（１４）の基本周波数およびその調波に対応
    する周波数を抑制するように選定された通過帯域を有す
    る低域フィルタ（７０）が、前記ミキサ（５４）の出力
    （５４ｃ）と前記制御電圧端子（３６′）との間に結合
    されることを特徴とする発振回路。
  4. 【請求項４】 請求項３記載の回路において、増幅手段
    （７２，７４）が前記低域フィルタ（７０）を前記制御
    電圧端子（３６′）に結合することを特徴とする発振回
    路。
  5. 【請求項５】 請求項４記載の回路において、前記増幅
    手段（７２，７４）が、更に前記誤差信号の帯域幅を選
    定する手段（Ｒ3，Ｒ4，Ｃ）を含むことを特徴とする発
    振回路
  6. 【請求項６】 請求項１〜５のいずれかに記載の回路に
    おいて、前記ミキサ（５４）が、 第１および第２のセンタ・タップ変成器（８２，８６）
    と、 各々がカソードおよびアノードを有する４つのダイオー
    ドからなるダイオード・ブリッジ（８４）と、を含み、
    一方のダイオードのカソードが次のダイオードのアノー
    ドに結合され、最後のダイオードのアノードが最初のダ
    イオードのカソードに結合され、 前記センタ・タップ変成器（８２，８６）の各々は、二
    次巻線の分岐が前記ダイオード・ブリッジ（８４）の対
    応する１対のノードに結合されたセンタ・タップ二次巻
    線（８２ｂ，８６ｂ）を有し、前記二次巻線の一方（８
    ２ｂ）のセンタ・タップ端子にＤＣバイアス・レベルが
    供給され、第２の二次巻線（８６ｂ）の第２センタ・タ
    ップ端子にＤＣバイアス・レベルで配置されたミキサの
    出力端子（５４ｃ）を提供することを特徴とする発振回
    路。
  7. 【請求項７】 請求項１記載の回路において、前記電圧
    制御発振器が周波数ω0において２πラジアンの整数倍
    の移相および非常に小さい信号利得を有する閉ループ
    （１３）を有するＳＡＷ安定化電圧制御発振器（１４）
    であり、前記閉ループは、 ω0に共振周波数を有するＳＡＷ共振器（３０）と、 前記閉ループ（１３）内に配置される１対の端子および
    発振器（１４）の制御電圧端子として作用する制御端子
    （３６′）を有する電圧制御移相器（３６）と、を含む
    ことを特徴とするとともに、 基準回路は、基準入力（１０ａ）に結合され該基準入力
    （１０ａ）に供給される信号の周波数を偶数整数量だけ
    逓倍するとともに、逓倍された周波数を前記ミキサ（５
    ４）の第２入力（５４ｂ）に供給する手段（６２，６
    ３，６４）を含み、 前記ミキサ（５４）の第２入力（５４ｂ）は周波数逓倍
    手段（６２，６３，６４）に結合され、 発振器周波数と前記逓倍周波数の奇数次調波との間の差
    に関係する信号を通過させる通過帯域特性を有するフィ
    ルタ（７０）が前記ミキサ（５４）の出力（５４ｃ）に
    結合され、 前記差周波数を有する信号を増幅する手段（７２，７
    ４）が設けられ、増幅された信号を前記電圧制御移相器
    （３６）の制御端子（３６′）に供給する、ことを特徴
    とする発振回路。
  8. 【請求項８】 請求項１〜７のいずれかに記載の回路に
    おいて、前記基準回路がバルク波発振器を含むことを特
    徴とする発振回路。
  9. 【請求項９】 請求項７記載の回路において、基準信号
    の位相ノイズ特性およびＳＡＷ安定化電圧制御発振器の
    発生した周波数に従って、誤差信号の帯域幅を選定する
    手段を備えることを特徴とする発振回路。
  10. 【請求項１０】 請求項１〜９のいずれかに記載の回路
    において、前記ミキサ（５４）の出力（５４ｃ）に選定
    可能なＤＣ電圧レベルを供給する手段（５５）が、前記
    ミキサ（５４）に結合され、それによって誤差信号がＤ
    Ｃ電圧レベル付近となることを特徴とする発振回路。
JP18538792A 1991-07-11 1992-07-13 位相同期発振器 Expired - Lifetime JP3324787B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/728,664 US5126694A (en) 1991-07-11 1991-07-11 Phase locked oscillator
US728664 1991-07-11

Publications (2)

Publication Number Publication Date
JPH05243984A JPH05243984A (ja) 1993-09-21
JP3324787B2 true JP3324787B2 (ja) 2002-09-17

Family

ID=24927801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18538792A Expired - Lifetime JP3324787B2 (ja) 1991-07-11 1992-07-13 位相同期発振器

Country Status (4)

Country Link
US (1) US5126694A (ja)
EP (1) EP0522879B1 (ja)
JP (1) JP3324787B2 (ja)
DE (1) DE69227546T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352993A (en) * 1992-09-30 1994-10-04 Telefonaktiebolaget L M Ericsson Voltage controlled saw oscillator
US5422594A (en) * 1993-04-30 1995-06-06 National Science Council Multi-channel carrier wave generator
US6219531B1 (en) * 1998-09-04 2001-04-17 Ericsson Inc. Architecture and frequency plan for a UHF portable radio
US6653906B1 (en) 2002-06-24 2003-11-25 Cts Corporation Controllable SAW oscillator component
US7482732B2 (en) * 2004-02-26 2009-01-27 Mnt Innovations Pty Ltd Layered surface acoustic wave sensor
US7002423B1 (en) 2004-07-20 2006-02-21 Pericom Semiconductor Corp. Crystal clock generator operating at third overtone of crystal's fundamental frequency
US7053725B1 (en) 2004-10-25 2006-05-30 Pericom Semiconductor Corp. 4X crystal frequency multiplier with op amp buffer between 2X multiplier stages
US7429850B1 (en) 2008-03-31 2008-09-30 International Business Machines Corporation Bias voltage converter
US20110090020A1 (en) * 2009-10-15 2011-04-21 Reeser Glen O Voltage Controlled SAW Oscillator with Phase Shifter
CN115825560B (zh) * 2023-02-17 2023-05-23 青岛鼎信通讯股份有限公司 一种基于频率跟踪技术的低压电网智能核相方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4039968A (en) * 1976-05-11 1977-08-02 Bell Telephone Laboratories, Incorporated Synchronizing circuit
US4325032A (en) * 1980-03-11 1982-04-13 United Technologies Corporation PRF Stabilized surface acoustic wave oscillator
JPS6037808A (ja) * 1983-08-10 1985-02-27 Yokogawa Hewlett Packard Ltd ミクサ
US4871984A (en) * 1988-06-24 1989-10-03 Raytheon Company Surface acoustic wave oscillator

Also Published As

Publication number Publication date
EP0522879B1 (en) 1998-11-11
US5126694A (en) 1992-06-30
EP0522879A2 (en) 1993-01-13
DE69227546T2 (de) 1999-06-17
JPH05243984A (ja) 1993-09-21
DE69227546D1 (de) 1998-12-17
EP0522879A3 (en) 1993-03-31

Similar Documents

Publication Publication Date Title
US7545229B2 (en) Tunable frequency, low phase noise and low thermal drift oscillator
JPH04119705A (ja) 電圧制御発振器
US6798304B2 (en) Apparatus and method for reducing phase noise in oscillator circuits
JP3324787B2 (ja) 位相同期発振器
EP0787382B1 (en) A second generation low noise microwave voltage controlled oscillator
US5561399A (en) Cascaded multi-resonator oscillator having high Q-value
US5422605A (en) Low-noise push-pull crystal oscillator
JPH11507493A (ja) 発振器
US5708394A (en) Bridge-stabilized oscillator circuit and method
US7292118B2 (en) Modulator
US7205849B2 (en) Phase locked loop including an integrator-free loop filter
US3360746A (en) Crystal controlled frequency modulated oscillator
US5838207A (en) Voltage controlled oscillator with partial load-pull tuning
US3993962A (en) Low noise parametric varactor diode crystal oscillator
JPS58222602A (ja) 電圧制御発振器
KR970008805B1 (ko) 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기
US3588750A (en) Quartz-controlled transistor oscillator
JP2897661B2 (ja) 電圧制御型ｓａｗ発振器
Mansukhani Phase lock loop stability analysis
JPS6059822A (ja) 周波数変換回路
KR0138363B1 (ko) 전압제어발진기
JP3029712B2 (ja) Ｒｆモジュレータ回路
SU1552342A1 (ru) Управл емый кварцевый генератор дл квантовых стандартов частоты
KR100738334B1 (ko) 가변 밴드폭을 출력시키기 위한 루프 필터 및 그를 이용한위상 동기 루프 주파수 합성기
JP2008022193A (ja) 位相変調器及びルビジウム原子発振器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070705

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120705

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120705

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130705

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130705

Year of fee payment: 11