JPH03283820A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く本発明の産業上の利用分野〉 本発明は発振信号の周波数を参照信号に周期させるＰ　
Ｌ　１回路に関する。

〈従来技術と解決すべき課題〉 ＰＩＬ回路は各種の周波数シンセサイザ、復調器等に応
用されており、例えば第５図に示す構成を備えている。

即ち、電圧制ｍ＋発振器（以下■ＣＯと記す）１からの
発振信号は基準となる参照信号とともに位相比較器２に
入力され、その誤差信号が直流増幅器３で増幅されてル
ープフィルタ４に入力され、ループフィルタ４からの制
御電圧によりＶＣＯｌの周波数および位相は参照信号と
周期する方向に常に制御される。

このため、発振信号の周波数ＦＯは参照信号の周波数Ｆ
ｒに周期した状態でその周波数変化に追従することにな
る。

この種のＰＬＬ回路でＶＣＯｌの発振周波数を広帯域に
変化させる場合、ＶＣＯ１自身の電圧対自走周波数特性
（以下ＶＦ特性と記す）の傾きがが全帯域で一定である
ことが必要である。

ところが、一般にＶＣＯのＶＦ特性は第６図に示すよう
に高域側はど傾きが小さくなる傾向を有し゛ており、そ
の利得係数は第７図に示すように周波数領域によって変
化する。

このままの状態でＰＬＬループを構成した場合、ループ
ゲインが周波数領域によって大きく変化することになり
、ループ応答特性等を最適化することができない。

このため、従来は各周波数領域毎に直流増幅器３の利得
を外部から可変（入力抵抗Ｒ１に対する帰環抵抗Ｒｔの
大きさを変える）して、ＶＣＯｌのループ内の見かけ上
の利得係数が一定となるように補正している。

しかしながら、このように直流増幅Ｗ３による補正回路
を有する広帯域なＰＬＬ回路では、高域周波数側でのＳ
ＳＢ位相雑音を十分に抑圧できないという問題があった
。

以下、この問題について説明する。

一般に、ＶＣＯ自身のＳＳＢ位相雑音特性は、キャリア
周波数を中心して所定の広がりを有しており、第８図の
ようにキャリア周波数がＦｌのときの特性（イ）と２Ｆ
ｊのときの特性（ロ）では６ｄＢの差をもつことが知ら
れている。

この裸特性のＶＣＯを前記のＰＬＬループで制御する場
合、例えばオフセット周波数（キャリア周波数からの偏
差）１０ＫＨｚで−１２０６ＢＣ／Ｈｚの位相雑音をキ
ャリア周波数Ｆ１で実現するためには２０ｄＢのループ
ゲインを必要とし、このループゲインが確保されている
ときの出力信号のＳＳＢ位相雑音は同図の（ハ）のよう
に抑圧される。

ところが、前記のような直流増幅器３では、第９図に示
すように利得が高くなる程カットオフ周波数が低下して
しまい、利得係数の補正のために高い利得が必要な周波
数領域で充分な利得が得られず、キャリア周波数２・Ｆ
ｌのときに必要な２６ｄＢのループゲインを実現するこ
とが困難になる。

このため、キャリア周波数が高い場合の位相雑音は第８
図の（ニ）に示すようにオフセット周波数の高域周波数
側（この場合１００ｋＨｚ以上）で抑圧されないで、信
号の純度が著しく低下してしまう。

本発明はこの課題を解決して、高純度な信号を広帯域に
出力できるＰＬＬ回路を提供することを目的としている
。

く課題を解決するための手段〉 前記ａｍを解決するために、本発明、のＰＬＬ回路は、 位相比較器からの誤差信号の交流成分のみを制御信号に
加えて発振器に入力する交流結合回路と、交流結合回路
の電流信号経路に挿入され、発振器の利得係数（制御信
号の変化量に対すや同波数の変化量）を見かけ１均−に
補正する補正回路とを備えている。

く作用〉 したがって、この交８！結合ループにより誤差信号の高
域成分は、直流ループの高域特性に制限されずに発振器
に与えられ、ループ内における発振器の利得係数の均一
補正がなされる。

く本発明の実施例〉 以下図面に基づいて本発明の一実施例を説明する。

第１図は一実施例のＰＬＬ回路を用いた周波数シンセサ
イザの構成を示すブロック図である。

１０はＰＬＬ回路２０からの出力周波数を決定するたψ
の周波数制御回路であり、後述する周波数粗調回路２５
に対する分周比の切換えおよび補正回路３１の切換えを
行なう。

ＰＬＬ回路２０のＶＣＯ２１は前述したＶＣＯ１と同様
に第６図、第７図に示した特性を有しているものとする
。

ＶＣＯ２１の発振出力と参照信号はミキサ型の位相比較
器２２に入力されている。この参照信号は、周波数制御
回路１０に設定される周波数データに等しい周波数１”
ｒの信号を発生する他回路から入力される。

２３は、位相比較器２２の誤差信号を積分して直流電圧
を出力する積分器であり、演算増幅器による積分回路で
構成されている。

２４は、このＰ　Ｌ　Ｌ回路２０のループ応答特性を決
定するラグリード形のループフィルタであり、ＶＣＯ２
１に対する制御型ｒｉを出力する。

周波数粗調回路２５は、指定された周波数Ｆ「にＶＣＯ
２１の発振周波数を粗調するための回路であり、ＶＣＯ
２１出力を分周器２６で分周し、その分周出力と基準信
号（周波数Ｆｚ）とを周波数比較器２７へ入力して、両
者の周波数差が所定値以下となるように積分器２３の出
力を充放電制御している。

３０は、位相比較器２２とループフィルタ２４の間をコ
ンデン”ｔ　（Ｃ２、Ｃ３）結合して位相比較器２２の
誤差信号に含まれる交流信号成分のみをループフィルタ
２４を介してＶＣＯ２１に伝達する交流結合回路であり
、コンデンサＣ２、Ｃ３の間には、ＶＣＯ２１のループ
内における利得係数を均一に補正するだめの補正回路３
１が設けられている。

この補正回路３１の切換えは、周波数制御回路１０によ
ってなされ、例えば所望周波数Ｆｒが第６図で示したＦ
ａから「ｂの範囲に設定された場合は両スイッチＳｂ　
、Ｓｃとも開らいたままで、ＦｂからＦＣの範囲ではス
イッチＳｂＳ閉じられ、ＦｃからＦｄの範囲ではスイッ
チ３ｂ　、３ｃがともに閉じられる。

各抵抗値Ｒａ　、Ｒａ／／Ｒｂ　、Ｒａ／／Ｒｂ／／Ｒ
ｃは、第２図に示すようにＶＣＯ２１の上限ｄ５よび下
限付近の利得係数が中央部と同一になる値に設定されて
いる。

また、この各抵抗Ｒａ　、Ｒｂ　、Ｒｃに並列接続され
たコンデンサＱａ　、Ｑｂ　、　Ｃｃはループ内の位相
を安定させる位相補償用のコンデンサである。

なお、この交流結合回路３０の交流信号の通過特性は、
第３図に（ホ）で示した積分器２３側の通過特性に対し
て、同図の（へ）に示すようにより高域側に交流信号成
分を通すように各コンデンサＣ１、Ｃ２、Ｃｓの値が決
められている。

したがって、位相比較器２２とループフィルタ２４との
間の信号通過帯域は、積分器２３側のカットオフ周波数
を越えた広い範囲にわたってほぼ一定となる（同図（ト
））。

次にこの周波数シンセサイザの動作について説明する。

周波数制御回路１０に対して周波数Ｆｒ　　（例えばＦ
Ｃ＜Ｆｒ　＜Ｆｄ）が設定されると、周波数粗調回路２
５の分周器２６に例えばＦｒ＝Ｎ−Ｆｚとなるような分
周比Ｎが設定される。

このため、ＶＣＯ２１の周波数ＦＯは強制的にＦｒ近く
の（Ｎ−１）Ｆｚから（Ｎ＋１　）ＦＺの範囲に制御さ
れ、周波数Ｅ「の参照＠号と位相比較器２２で位相比較
され、ＰＬＬループの引込みによって参照信号の周波数
Ｆｒにロックされる。

なお、このとき、補正回路３１のスイッチｓｂ、ＳＣが
ともにオンするため、ループ内における■ＣＯ２１の見
かけ上の利得係数が抵抗Ｒａ　、　Ｒｂ　。

ＲＣの並列抵抗値（Ｒａ／／Ｒｂ／／Ｒｃ　）　ニＪ：
ッＴ増大し、中央領域と同等に補正される（第２図）。

この利得係数は、積分器２３側の直流ループの特性に左
右されず交流結合回路３０側の交流ループによりオフセ
ット周波数に対して広帯域にわたってほぼ一定であり、
第４図に示すように１オクタ一ブ以上変化するＶＣＯ２
１の自走時におけるＳＳＢ位相雑音特性（イ）、（ロ）
は、（ハ）に示すようにとともに充分かつ一定レベルに
抑圧され、高純度な信号が出力されることになる。

く本発明の他の実施例〉 なお、前記実施例では、ＶＣＯ２１のＶＦ特性に応じて
３つの補正抵抗Ｒａ　、Ｒｂ　、Ｒｃを用いていたが、
これは実際のＶＣＯのＶＦ特性を３つの折線で近似した
ものであり、より細かく利得係数の補正を行なう場合に
は、さらに周波数領域を細分化してそれぞれの領域毎抵
抗の切換えを行なえばよい。

また、その切換え方法についても前記実施例のように並
列に抵抗を接続しないで、それぞれの周波数領域毎に独
立した抵抗を接続するようにしてもよい。

また、前記実施例ではループフィルタとしてラグリード
型のフィルタを用いていたが、他の形式のフィルタを用
いてもよい。

また、前記実施例では、参照信号の周波数にＶＣＯ２１
出力を周期させるために周波数粗調回路２５を用いてい
たが、これは本発明に必要な構成で−はなく他の方式を
用いてもよい。

また、前記実施例では、ＶＣＯ２１の出力を直接位相比
較器２２に入力していたが、ＶＣＯ２１の出力をヘテロ
ダイン変換して位相比較器２２に入力するＰＬＬ回路に
ついても本発明を同様に適用することができる。

く本発明の効果〉 本発明のＰＬＬ回路は、前記説明のように、位相比較器
と発振器との間を、直流結合に加えて交流結合し、その
交流ループ内に発振器の見かけ上の利得係数を補正する
補正回路を設けているため、オフセット周波数に対する
ＳＳＢ位相雑音抑圧帯域を、系全体のループゲインが−
様な状態で容易に広帯域化することができ、広い周波数
可変範囲にわたってループ応答の最適化された高純度な
信号の出力を維持することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図および第３図は、一実施例の要部の特性を示す図、
第４図は一実施例による雑音抑圧を説明する図である。 第５図は従来回路を示すブロック図、第６図、第７図は
ＶＣｏの一般的な特性を示す図である。 第８図は従来回路による雑音抑圧を説明する図、第９図
は従来回路の要部の特性を示す図である。 ２０・・・・・・ＰＬＬ回路、２１・・・・・・ＶＣＯ
１２２・・・・・・位相比較器、２３・・・・・・積分
器、２４・・・・・・ループフィルタ、２５・・・・・
・周波数粗調回路、３０・・・・・・交流結合回路、３
１・・・・・・補正回路。

Claims (1)

1. 【特許請求の範囲】 制御信号により発振周波数が可変される発振器の出力信
   号成分と参照信号とを位相比較器で比較し、該位相比較
   器からの誤差信号の直流変化成分をループフィルタから
   制御信号として前記発振器に与え、該発振器の出力信号
   を前記参照信号に周期させるＰＬＬ回路において、 前記位相比較器からの誤差信号の交流成分のみを前記制
   御信号に加えて前記発振器に入力する交流結合回路と、 前記交流結合回路の交流信号経路に挿入され、前記発振
   器の制御信号に対する利得係数を見かけ上均一に補正す
   る補正回路とを備えたことを特徴とするＰＬＬ回路。