JPS5913782B2 - ディジタル演算回路 - Google Patents

Description

【発明の詳細な説明】 本発明はより容易に対数の値を求めることのできるディ
ジタル演算回路に関する。

従来、対数をとるためには級数展開等の複雑な演算によ
らなければならなかつた。

そのため演算に要する時間が長く、演算回路が複雑であ
Ｖ）また、金物の大きさを小さくすることができなかつ
た。本発明の目的は前記欠点を解決し、より小さな金物
で、しかも高速に対数がとれるディジタル演算回路を提
供することにある。

本発明のディジタル演算回路は、対数をとろうとするデ
ィジタル入力の値が２Ｘ以上、２Ｘ＋１未満の時Ｘを出
力する第１の回路手段としてのプライオリテイ・エンコ
ーダと、このプライオリテイ・エンコーダの出力を入力
として２Ｘを出力とする第２の回路手段としてのデコー
ダと、このデコーダの第ｎ番目の出力ａ’ｎと前記プラ
イオリテイ・エンコーダの第（ｎ−ｉ）番目の入力ａｎ
−１理論積ａ’ｎ−ａｎ−１の内の同一のｉに関する積
の論理和Σａ’ｎ−ａｎ−ｌをとる第３の回路手段とを
有し、前記プライオリテイ・エンコーダの出力を前記デ
ィジタル入力の対数の指標として出力し、前記第３の回
路手段の出力Σａ’ｎ−ａｎ−１を前記ディジタル入力
の対数の仮数の２−１の桁の値として出力することを特
徴とする。

次に本発明を図面を参照して詳細に説明する。

今、Ｎ、Ｌ、Ｍを正の整数とするとき、２つの数Ａ、Ｂ
が、Ａ■ａＮ２Ｎ＋ａＮ−１２Ｎ−１＋・・・ａｎ２ｎ
＋・・・ （１）Ｂ■ｂＬ２Ｌ＋ｂＬ−１２Ｌ−１＋・
・・ｂｏ２０＋ｂ−１２−１＋・・・＋ｂ−１２−１＋
・・・＋ｂ−Ｍ２−Ｍ（２）で与えられ、かつ、Ｂ＝１
０ｇ２Ａの関係があるとする。

ａＮ、ａＮ−１、・・・、ａｎ＋１が全て零で、ａｎ■
１となるようなｎをＸとすれば、Ｂ■ ｌｏｇ２（ａｘ
２Ｘ＋ ａｘ−１２Ｘ−１＋ ・ ・ ・）−Ｘ＋ ｌ
０ｇ２（１＋ａｘ−１２−１＋ ａｘ−２２−２＋ ・
・・ ）（３）となＶＢの整数部、すなわちｌｏｇ２Ａ
の指標はｂＬ２Ｌ＋ｂＬ−１２Ｌ−１＋・・・＋ｂｏ２
０■ｘ（４）と表され、Ｂの小数部、すなわちｌｏｇ２
Ａの仮数ｂ−１２−ｌ＋ｂ−２２−２＋・・・＋ｂ−１
２−１＋゜００＋ｂ−Ｍ２−Ｍ用０ｇ２（１＋ａｘ−１
２−ｌｆａｘ−２２−２＋、、）（５）と表される。

次にこのような条件のもとに第１図のプロツク図を参照
して本発明の一実施例を説明する。

式（１）に示したＡを、２Ｘ以上、２Ｘ＋１未満の入力
に対してＸを出力するプライオリテイ・エンコーダ１に
入力すると、２Ｘ≦Ａ≦２Ｘ＋１であるから、式（４）
に示した指標Ｘがプライオリテイ・エンコーダ１の出力
に現れる。この出力を、Ｘから２Ｘに展開するデコーダ
２に加えると、デコーダ２の出力として２Ｘすなわち第
Ｘ＋１桁目にＡｘ＝１が得られる。１を１からＭまでの
正整数とするとき、１０ｇ２（１＋Ｚ）′−Ｚ（０≦Ｚ
く１）と近似すれば、式（５）より，．ｂ−１はｂ−１
＝Ａｘ−１ （６）と置く
ことができる。

デコーダ２の第ｎ＋１桁目の出力をａ／ｎと表すと、ｎ
がＸに等しいときａ′ｏは１，ｎがＸ以外の時ａ′ｏは
零であるから、ａ′ｏと入力の第ｎ＋１−１桁目の値Ａ
ｎ−１との論理積Ａｌｎ−Ａｎ−１は、ｎがｘに等しい
時、式（６）の関係からｂ−１となＶ．ｎがｘ以外の時
零となる。従つて、同一のｉに関するａ′、・Ａｎ−１
の論理和をとれば仮数ｂ−１ｂ−１０ａ′Ｎ″ＡＮ−１
＋ａ／Ｎ−１３ａＮ−１−１＋８１＋Ａ゜ａｎ−１＋・
・・ （７）が得られる。

第１図のプロツク３は、ｂ−１を求める第３の回路手段
を示す。第２図は第１図の原理的な構成をよリ具体的に
した本発明の実施例を示す回路図で、Ｌ−１，Ｍ２，Ｎ
＝３の場合を示している。

この図から明らかなようにＬ，Ｍ，Ｎが一般に正整数で
あれは、第２図と同様にして構成することができる。例
えば入力が５、すなわちＡ２こＡ。−１，ａ３ａ，＝０
のとき、２２≦５く２３であるから、第１の手段である
プライオリテイエンコーダ１の出力は２、すなわちｂ１
＝１，ｂ０−０となる。また第２の回路手段であるデコ
ーダ２の出力は２叶なわちＡｌ．ｌピａ二＝ａ／１＝ａ
′０−０（５なる。さらに第３の回路手段である仮数を
求める回路３の出力ｂ−１，ｂ−２はｂ−１＝１３・Ａ
３−１＋Ａｌ２゜ａ２−１＋ａ′１・ａ１−１二０，ｂ
−２：：ａ′３３ａ３−２＋ａ′２６ａ２−２′１とな
る〇以上の例では入力５に対し、出力２１＋２−２２．
２５が得られた。したがつて５の２を底とする対数１０
ｇ２５＝２．３２・・・であるから、誤差０。０７で対
数が求まる。

同様に入力が４，６，７のときの出力はそれぞれ２。０
，２．５，２．７５であり、それぞれ対数との誤差は０
，０。

０８５，０。

０５７である。

入力が２ｎ倍の時も誤差は同じである。以上のように、
本発明によれば、加算に比べ大きな金物と長い演算時間
とを要する乗算を、対数を用いることにより加算に置換
え、演算する土で必要となる対数をとることが可能とな
る。

そのため乗算を加算と同程度の処理時間で行なうことが
できる。このように本発明はダイナミツクレンジが広く
、実時間処理が必要となるデイジタル信号処理において
特に効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すプロツク図、第２図は
本発明のより詳細な実施例を示す回路図である。 １・・・プライオリテイ・エンコーダ、２・・・デコー
ダ、３・・・仮数を求める回路。

Claims (1)

【特許請求の範囲】
1. １ ２進数で表された入力の対数をとるディジタル演算
   回路において、変換しようとするディジタル入力の値が
   ２＾Ｘ以上、２＾Ｘ＾＋＾１未満のとき、Ｘを出力する
   第１の回路手段と、該第１の回路手段の出力を入力とし
   て２＾Ｘを出力する第２の回路手段と、前記第１の回路
   手段の２進数で表された入力の下位から第（ｎ−ｉ）番
   目の入力と前記第２の回路手段の２進数で表した出力の
   下位から第ｎ番目の出力の論理積の内で同一のｉに関す
   る積の論理和をとる第３の回路手段とを有し、前記第１
   の回路手段の出力を前記ディジタル入力の対数の指標と
   して出力し、前記第３の回路手段のｉに関する出力を前
   記ディジタル入力の対数の仮数の２＾−＾ｉの桁の値と
   して出力することを特徴とするディジタル演算回路。