JPS5913059B2 - デイジタル演算回路 - Google Patents
デイジタル演算回路Info
- Publication number
- JPS5913059B2 JPS5913059B2 JP3901878A JP3901878A JPS5913059B2 JP S5913059 B2 JPS5913059 B2 JP S5913059B2 JP 3901878 A JP3901878 A JP 3901878A JP 3901878 A JP3901878 A JP 3901878A JP S5913059 B2 JPS5913059 B2 JP S5913059B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digit
- input terminal
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
本発明は、ディジタル演算において、対数から真数、も
しくは指数から指数関数の値を演算する回路に関する。
しくは指数から指数関数の値を演算する回路に関する。
従来、対数から真数もしくは指数から指数関数の値を求
める方法としては、級数展開を行ラ方法が一般的である
。
める方法としては、級数展開を行ラ方法が一般的である
。
この方法はかなり複雑な乗算を行うため演算に要する時
間が長くなる。また演算回路の構成が複雑になつてハー
ドウェア・サイズが大きくなる欠点があつた。本発明は
比較的小形のハードウェアで、しかも従来技術に較べ高
速に対数から真数あるいは指数から指数関数の演算を行
うことのできる回路を提供することを目的とする。
間が長くなる。また演算回路の構成が複雑になつてハー
ドウェア・サイズが大きくなる欠点があつた。本発明は
比較的小形のハードウェアで、しかも従来技術に較べ高
速に対数から真数あるいは指数から指数関数の演算を行
うことのできる回路を提供することを目的とする。
本発明第１の発明は、２進数で表わされた少数部Ｍ桁を
含む変換しようとする数もしくは指数のディジタル信号
の入力端子と、この入力端子の信号の整数部をＸから２
Ｘに展開する回路手段と、この回路手段の出力の第ｎ＋
１桁目（ｎは任意の自然数とする。
含む変換しようとする数もしくは指数のディジタル信号
の入力端子と、この入力端子の信号の整数部をＸから２
Ｘに展開する回路手段と、この回路手段の出力の第ｎ＋
１桁目（ｎは任意の自然数とする。
）の信号と、前記入力端子の小数点以下第１桁目から第
Ｍ桁目（Ｍはｎより小さい自然数とする。）までの信号
とについてそれぞれ論理積をとるＭ個の手段と、このＭ
個の手段の各出力について前記回路手段の１桁次数の低
い桁の信号とそれぞれ論理和をとるＭ個の手段とを備え
たことを特徴とする。本発明第２の発明は、２進数で表
わされた小数部Ｍ桁を含む変換しようとする数もしくは
指数のディジタル信号の入力端子と、この入力端子の信
号の整数部をＸから２Ｘに展開する回路手段と、この回
路手段の出力の第ｎ＋２桁目から第ｎ＋Ｍ＋１桁目まで
の出力信号と、前記入力端子の信号の小数以下第１桁か
ら第Ｍ桁までの信号とをそれ目に（３）式の関係かられ
かるようにが得られる。
Ｍ桁目（Ｍはｎより小さい自然数とする。）までの信号
とについてそれぞれ論理積をとるＭ個の手段と、このＭ
個の手段の各出力について前記回路手段の１桁次数の低
い桁の信号とそれぞれ論理和をとるＭ個の手段とを備え
たことを特徴とする。本発明第２の発明は、２進数で表
わされた小数部Ｍ桁を含む変換しようとする数もしくは
指数のディジタル信号の入力端子と、この入力端子の信
号の整数部をＸから２Ｘに展開する回路手段と、この回
路手段の出力の第ｎ＋２桁目から第ｎ＋Ｍ＋１桁目まで
の出力信号と、前記入力端子の信号の小数以下第１桁か
ら第Ｍ桁までの信号とをそれ目に（３）式の関係かられ
かるようにが得られる。
いまｌを１からＭまでの正の整数とするとき、、 −
５，９−／ ７と近似すれば、（５）式より と置くことができる。
５，９−／ ７と近似すれば、（５）式より と置くことができる。
デコーダ１の第ｎ＋１桁目の出力をＡｎ′と表わすと、
ｎがＸに等しいとき Ａｎ′二１ ｎがｘ以外のとき Ａｎ′＝０ であるから、ＡＯ′と人力の小数点以下第１位の値ｂ−
１との論理積Ａｎ′・ｂ−１と Ａｎ′−１ との論理和をとつて、 これを ａ〃。
ｎがＸに等しいとき Ａｎ′二１ ｎがｘ以外のとき Ａｎ′＝０ であるから、ＡＯ′と人力の小数点以下第１位の値ｂ−
１との論理積Ａｎ′・ｂ−１と Ａｎ′−１ との論理和をとつて、 これを ａ〃。
−１ とずれば、ｎがＸに等しいとき、（６）式の関
係から糞五五Δ五Ｖ′ となる。
係から糞五五Δ五Ｖ′ となる。
第１図に示す論理回路４はこのと演算する回路であるか
ら、この論理回路４の出力には（７）式から、ちようど
（１）式のように展開された数Ａを得ることができる。
ら、この論理回路４の出力には（７）式から、ちようど
（１）式のように展開された数Ａを得ることができる。
第２図は同じく本発明第二の発明の実施例回路構成図で
ある。
ある。
この例は最後に論理和を作る回路として、１個のオア回
路５を使用したもので、その他の構成は第１図と同様で
あるので、詳しい説明の繰り返しを省略する。このとき
、オア回路５の出力論理和Ａｌｌ′ｏはとなつて、任意
のＸに対して（６）式の関係を満足するを得ることがで
きる。
路５を使用したもので、その他の構成は第１図と同様で
あるので、詳しい説明の繰り返しを省略する。このとき
、オア回路５の出力論理和Ａｌｌ′ｏはとなつて、任意
のＸに対して（６）式の関係を満足するを得ることがで
きる。
人力を指数とすれば出力に指数関数が得られる。
第３図は本発明実施例回路構成図で、特にの場合につい
ての具体例を示す。
ての具体例を示す。
として
この例では人力
を与えれば出力として
１．００から １１１０．００
を得ることができる。
以上説明したように、本発明によれば小形のハードウエ
アでしかも演算時間の短縮された、対数から真数、ある
いは指数から指数関数を演算する回路が得られる。
アでしかも演算時間の短縮された、対数から真数、ある
いは指数から指数関数を演算する回路が得られる。
本発明を用いれば、乗算を加算と同程度に高速に行うこ
とができるので、ダイナミツクレンジが広く実時間処理
を必要とする各種のデイジタル信号処理回路に適用して
特に効果が大きい。
とができるので、ダイナミツクレンジが広く実時間処理
を必要とする各種のデイジタル信号処理回路に適用して
特に効果が大きい。
第１図は本発明実施例装置の構成図で、ｎ−ｘのときＡ
Ｘ−１を得る方法を説明する図。
Ｘ−１を得る方法を説明する図。
Claims (1)
- 【特許請求の範囲】 １ ２進数で表わされた少数部Ｍ桁を含む変換しようと
する数もしくは指数のディジタル信号の入力端子と、こ
の入力端子の信号の整数部をＸから２＾Ｘに展開する回
路手段と、この回路手段の出力の第ｎ＋１桁目（ｎは任
意の自然数とする。 ）の信号と、前記入力端子の小数点以下第１桁目から第
Ｍ桁目（Ｍはｎより小さい自然数とする。）までの信号
とについてそれぞれ論理積をとるＭ個の手段と、このＭ
個の手段の各出力について前記回路手段の１桁次数の低
い桁の信号とそれぞれ論理和をとるＭ個の手段とを備え
たディジタル演算回路。 ２ ２進数で表わされた小数部Ｍ桁を含む変換しようと
する数もしくは指数のディジタル信号の入力端子と、こ
の入力端子の信号の整数部をＸから２＾Ｘに展開する回
路手段と、この回路手段の出力の第ｎ＋２桁目から第ｎ
＋Ｍ＋１桁目までの出力信号と、前記入力端子の信号の
小数以下第１桁から第Ｍ桁までの信号とをそれぞれ対応
させて論理積をとるＭ個の手段と、このＭ個の手段のＭ
個の出力信号と前記回路手段の第ｎ桁それぞれの信号と
の総ての論理和をとる手段とを備えたディジタル演算回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3901878A JPS5913059B2 (ja) | 1978-04-03 | 1978-04-03 | デイジタル演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3901878A JPS5913059B2 (ja) | 1978-04-03 | 1978-04-03 | デイジタル演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54130846A JPS54130846A (en) | 1979-10-11 |
| JPS5913059B2 true JPS5913059B2 (ja) | 1984-03-27 |
Family
ID=12541358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3901878A Expired JPS5913059B2 (ja) | 1978-04-03 | 1978-04-03 | デイジタル演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5913059B2 (ja) |
-
1978
- 1978-04-03 JP JP3901878A patent/JPS5913059B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54130846A (en) | 1979-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5726924A (en) | Exponentiation circuit utilizing shift means and method of using same | |
| US5508948A (en) | Numeric representation converting apparatus and vector processor unit such apparatus | |
| US3855459A (en) | Apparatus for converting data into the same units | |
| US6065031A (en) | Log converter utilizing offset and method of use thereof | |
| US3646333A (en) | Digital correlator and integrator | |
| JPS6037514B2 (ja) | ２次元離散フ−リエ変換計算装置 | |
| JPH0744530A (ja) | 演算装置 | |
| JPS62113236A (ja) | 平方根関数を求める回路 | |
| JPS5913059B2 (ja) | デイジタル演算回路 | |
| JPH04140827A (ja) | 浮動小数点表示データの演算方法 | |
| US5941942A (en) | Method for multiplying a multiplicand and a multiplier according to the booth method in interactive steps | |
| JPS5961892A (ja) | 通話に対する線形予測係数の迅速計算を行なうデ−タ処理回路 | |
| JP3186612B2 (ja) | 乗算器 | |
| JPS5913782B2 (ja) | ディジタル演算回路 | |
| JPS6259828B2 (ja) | ||
| JPH0371331A (ja) | 乗算器 | |
| JP2960595B2 (ja) | ディジタル信号プロセッサ | |
| JP2550597B2 (ja) | ２乗器 | |
| KR100196520B1 (ko) | 면적 개선을 위한 2의보수 변환 장치 | |
| JPH05108693A (ja) | Ｉｉｒデジタルフイルタ装置 | |
| THERESA et al. | A Power Efficient Design of VHBCSE for FIR Filter using Reversible Gates | |
| JPS6031316A (ja) | 量子化方法 | |
| SU1107131A1 (ru) | Функциональный преобразователь | |
| JP2001216289A (ja) | サンプルデータ変換装置およびプログラム記録媒体 | |
| JPS6041391B2 (ja) | バタフライ演算回路 |