JPS59135574A - Ｐｏｓシステムにおけるフアイルコントロ−ル装置 - Google Patents
Ｐｏｓシステムにおけるフアイルコントロ−ル装置Info
- Publication number
- JPS59135574A JPS59135574A JP58010366A JP1036683A JPS59135574A JP S59135574 A JPS59135574 A JP S59135574A JP 58010366 A JP58010366 A JP 58010366A JP 1036683 A JP1036683 A JP 1036683A JP S59135574 A JPS59135574 A JP S59135574A
- Authority
- JP
- Japan
- Prior art keywords
- file
- data
- memory
- controller
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はＰＯＳシステムにおけるファイルコントロー
ラ装置に関する。
ラ装置に関する。
従来、ＰＯＳシステムとしては第１図に示すものが知ら
れている。すなわちＰＯＳターミナルｌ。
れている。すなわちＰＯＳターミナルｌ。
２．３及び第１．第２のファイルコントローラ４．５を
ループ状に接続してインラインシステムを構成し、各フ
ァイルコントローラ４，５にそれぞれファイルメモリ６
．７を接続している。
ループ状に接続してインラインシステムを構成し、各フ
ァイルコントローラ４，５にそれぞれファイルメモリ６
．７を接続している。
前記各ＰＯＳターミナルｌ、２．３にはＰＬＵ （プラ
イス・ルック・アップ）コードの入力部、表示部及びプ
リント部等が設けられ、また各ファイルメモリ６．７に
はＰＬＵコードに対応して商品単価、商品名のプリセッ
トメモリ、商品累計メモリ等が設けられている。前記第
２のファイルコントｏ −／’ ５ ｉｆ： ｆｊ４１
のファイルコントローラ４やファイルメモリ６の故障時
のパックアッグ用として設けられ、ファイルメモリ７は
メインファイルであるファイルメモリ６０バツクアツプ
フアイルとなっている。゛ このものにおいてはＰＯＳターミナル１〜３０１つ例え
ばターミナルノにおいてＰＬＵコードの入力が行われる
とＰＯＳターミナルｌから第１のファイルコントローラ
４にＰＬＵコードが伝送され、これによシ第１のファイ
ルコントローラ４はファイルメモリ６からＰＬＵコード
をもとに藺品早価、物品名、商品累計データ等をサーチ
して読出し、ＰＯＳターミナルノヘ伝送する。ＰＯＳタ
ーミナルｌでは入力される部品単価、物品名、商品累計
データ等をも七に表示、プリントアウト、データ処理等
を行い、更新した閤品累計データを第１のファイルコン
トローラ４へ伝送する。第１のファイルコントローラ４
．４は更新された部品累計データをファイルメモリ６に
ファイルする。このような商品の登録業務において第２
のファイルコントローラ５は第１のファイルコントロー
ラ４に対して一定時間毎にファイルメモリ６のデータを
一定ブロック毎に順次送るよう要求を出し、ファイルメ
モリ６のデータをファイルメモリ７に順次コピーする。
イス・ルック・アップ）コードの入力部、表示部及びプ
リント部等が設けられ、また各ファイルメモリ６．７に
はＰＬＵコードに対応して商品単価、商品名のプリセッ
トメモリ、商品累計メモリ等が設けられている。前記第
２のファイルコントｏ −／’ ５ ｉｆ： ｆｊ４１
のファイルコントローラ４やファイルメモリ６の故障時
のパックアッグ用として設けられ、ファイルメモリ７は
メインファイルであるファイルメモリ６０バツクアツプ
フアイルとなっている。゛ このものにおいてはＰＯＳターミナル１〜３０１つ例え
ばターミナルノにおいてＰＬＵコードの入力が行われる
とＰＯＳターミナルｌから第１のファイルコントローラ
４にＰＬＵコードが伝送され、これによシ第１のファイ
ルコントローラ４はファイルメモリ６からＰＬＵコード
をもとに藺品早価、物品名、商品累計データ等をサーチ
して読出し、ＰＯＳターミナルノヘ伝送する。ＰＯＳタ
ーミナルｌでは入力される部品単価、物品名、商品累計
データ等をも七に表示、プリントアウト、データ処理等
を行い、更新した閤品累計データを第１のファイルコン
トローラ４へ伝送する。第１のファイルコントローラ４
．４は更新された部品累計データをファイルメモリ６に
ファイルする。このような商品の登録業務において第２
のファイルコントローラ５は第１のファイルコントロー
ラ４に対して一定時間毎にファイルメモリ６のデータを
一定ブロック毎に順次送るよう要求を出し、ファイルメ
モリ６のデータをファイルメモリ７に順次コピーする。
そして第１のファイルコントロー／Ｆ４−？ファイルメ
モリ６が故障したとき第１のファイルコントローラ４へ
の伝送回線の入力部を短絡してそのコントローラ４をシ
ステムから切離し、替わって第２のファイルコントロー
ラ５でＰＯＳターミナル１〜３の制御を行うものである
。
モリ６が故障したとき第１のファイルコントローラ４へ
の伝送回線の入力部を短絡してそのコントローラ４をシ
ステムから切離し、替わって第２のファイルコントロー
ラ５でＰＯＳターミナル１〜３の制御を行うものである
。
しかしこのものにおいてはメインファイルであるファイ
ルメモリ６の内容をバックアップファイルであるファイ
ルメモリ７ヘコピーするには時間を要スるため、ファイ
ルメモリ６の内容が更新されている限シはファイルメモ
リ６の内容とファイルメモリ７の内容が一致することは
なく、ファイルメモリ７の内容は常に少し古いデータに
なっている。したがって第１のファイルコントローラ４
又はファイルメモリ６の故障時に第２のファイルコント
ローラ５でバックアップが行われてもそのときファイル
メモリ７の内容がファイルメモリ６の内容と正しく一致
していない−ためデータ管理が面倒となる欠点があった
。
ルメモリ６の内容をバックアップファイルであるファイ
ルメモリ７ヘコピーするには時間を要スるため、ファイ
ルメモリ６の内容が更新されている限シはファイルメモ
リ６の内容とファイルメモリ７の内容が一致することは
なく、ファイルメモリ７の内容は常に少し古いデータに
なっている。したがって第１のファイルコントローラ４
又はファイルメモリ６の故障時に第２のファイルコント
ローラ５でバックアップが行われてもそのときファイル
メモリ７の内容がファイルメモリ６の内容と正しく一致
していない−ためデータ管理が面倒となる欠点があった
。
この発明はこのような欠点を除去するために考えられた
ものでメインファイルとバックアップファイルの内容を
常に一致させておくことができ、ファイルのバックアッ
プ制御が行われてもデータ管理が容易にできるＰＯＳシ
ステムにおけるファイルコントロール装置を提供するこ
とを目的とする。
ものでメインファイルとバックアップファイルの内容を
常に一致させておくことができ、ファイルのバックアッ
プ制御が行われてもデータ管理が容易にできるＰＯＳシ
ステムにおけるファイルコントロール装置を提供するこ
とを目的とする。
この発明は複数のＰＯＳターミナルをファイルメモリを
制御するファイルコントローラニ接続し、ＰＯＳターミ
ナルでの商品登録のための情報入力によりファイルコン
トローラ７）ｆ７アイルメモリから所要のデータを読出
し制御してｐｏｓり・−ミナルヘ伝送するとともにＰＯ
Ｓターミナルでそのデータをもとに更新されたデータを
７アイルメモリに誉込み制御するＰＯＳシステムにおい
て、ファイルメモリを１対設けるとともにファイルコン
トローラにデータの書込み時には両ファイルメモリに対
してそれぞれデータの書込みを行い、データの脱出し時
には指定信号に応じて両ファイルメモリのいずれか一方
を制御してその一方のファイルメモリからのみデータの
読出しを行う制御手段を設けたものである。
制御するファイルコントローラニ接続し、ＰＯＳターミ
ナルでの商品登録のための情報入力によりファイルコン
トローラ７）ｆ７アイルメモリから所要のデータを読出
し制御してｐｏｓり・−ミナルヘ伝送するとともにＰＯ
Ｓターミナルでそのデータをもとに更新されたデータを
７アイルメモリに誉込み制御するＰＯＳシステムにおい
て、ファイルメモリを１対設けるとともにファイルコン
トローラにデータの書込み時には両ファイルメモリに対
してそれぞれデータの書込みを行い、データの脱出し時
には指定信号に応じて両ファイルメモリのいずれか一方
を制御してその一方のファイルメモリからのみデータの
読出しを行う制御手段を設けたものである。
〔発明の実施例〕。
以下、この発明の一実施例を図面を参照して説明する。
第２図に示すようにＰＯＳターミナルツノ。
１２．１３をファイルコントローラノ４に対して伝送回
＆ ｌ ５を介してループ状に接続している。前記ファ
イルコントローラＪ４に第１．第２のファイルメモリ１
６．１７を接続している。
＆ ｌ ５を介してループ状に接続している。前記ファ
イルコントローラＪ４に第１．第２のファイルメモリ１
６．１７を接続している。
前記ＰＯＳターミナル１１，１２．３３は例えばＰＬＵ
コード等を入力するキーボード、表示部、グリント部及
びドロワ等を設けたＥＣ，Ｒ（電子キャッシュレジスタ
）によって構成されている。
コード等を入力するキーボード、表示部、グリント部及
びドロワ等を設けたＥＣ，Ｒ（電子キャッシュレジスタ
）によって構成されている。
前記各ファイルメモＩＪ ７６ 、 Ｊ ７には例えば
ＰＬＵコードでアドレス指定されるエリアに西品単価、
商品名、部門コード等がプリセットされ、かつ商品累計
メモリが形成されておシ、第１のファイルメモリ１６を
メインファイルとし、第２のファイルメモリ１７をバッ
クアップファイルとしている。
ＰＬＵコードでアドレス指定されるエリアに西品単価、
商品名、部門コード等がプリセットされ、かつ商品累計
メモリが形成されておシ、第１のファイルメモリ１６を
メインファイルとし、第２のファイルメモリ１７をバッ
クアップファイルとしている。
前記ファイルコントローラ１４は第３図に示すように伝
送回線１５へのデータの伝送制御及び伝送回線ノ５から
のデータの受信制御を行う伝送コントローラ１８、この
伝送コントローラＪ８とはパスライン１９を介して接続
され、また前記第１．第２のファイルメモリ１６．１７
トハアドレスバスライン２０．ブールパスライン２ノを
介して接続され、かつ制御回路２２を介して上記両ファ
イルメモリ１６．１７を制御するマイクロプロセッサ２
３を設けている。前記マイクロプロセッサ２３はメモリ
ライト信号Ｆを前記制御回路２２を介して前記両ファイ
ルメモリ１６．１７のＷｌ端子、Ｗ２端子にそれぞれ入
力するとともに上記制御回路２２の２入力用オアダー）
、、？ ４ 、２５の一方の入力端子にそれぞれ入力し
ている。また前記マイクロプロセッサ２３はメモリリー
ド信号ＭＲＤを前記制御回路２２の２人力用アンドゲー
ト２６，２７の一方の入力端子にそれぞれ入力している
。前記アンドゲート２６の他方の入力端子にはインバー
タ２８を介してシステム切換信号Ｓが入力され、前記ア
ンドダート２７の他方の入力端子には上記システム切換
信号Ｓが直接入力される。
送回線１５へのデータの伝送制御及び伝送回線ノ５から
のデータの受信制御を行う伝送コントローラ１８、この
伝送コントローラＪ８とはパスライン１９を介して接続
され、また前記第１．第２のファイルメモリ１６．１７
トハアドレスバスライン２０．ブールパスライン２ノを
介して接続され、かつ制御回路２２を介して上記両ファ
イルメモリ１６．１７を制御するマイクロプロセッサ２
３を設けている。前記マイクロプロセッサ２３はメモリ
ライト信号Ｆを前記制御回路２２を介して前記両ファイ
ルメモリ１６．１７のＷｌ端子、Ｗ２端子にそれぞれ入
力するとともに上記制御回路２２の２入力用オアダー）
、、？ ４ 、２５の一方の入力端子にそれぞれ入力し
ている。また前記マイクロプロセッサ２３はメモリリー
ド信号ＭＲＤを前記制御回路２２の２人力用アンドゲー
ト２６，２７の一方の入力端子にそれぞれ入力している
。前記アンドゲート２６の他方の入力端子にはインバー
タ２８を介してシステム切換信号Ｓが入力され、前記ア
ンドダート２７の他方の入力端子には上記システム切換
信号Ｓが直接入力される。
前記アンドゲート２６の出力を前記オアダート２４の他
方の入力端子に入力するとともに前記アンドダート２７
の出力を前記オアゲート２５の他方の入力端子に入力し
てい゛る。前記オアグ・−ト２４出力をイネーブル信号
として前記第１のファイルメモリ１６のイネーブル端子
Ｅ、に入力し、前記オアゲート２５出力をイネーブル信
号として前記第２のファイルメモリ１７のイネーブル端
子Ｅ２に入力している。
方の入力端子に入力するとともに前記アンドダート２７
の出力を前記オアゲート２５の他方の入力端子に入力し
てい゛る。前記オアグ・−ト２４出力をイネーブル信号
として前記第１のファイルメモリ１６のイネーブル端子
Ｅ、に入力し、前記オアゲート２５出力をイネーブル信
号として前記第２のファイルメモリ１７のイネーブル端
子Ｅ２に入力している。
前記システム切換信号Ｓはシステムが正常に動作してい
るときには０”に設定され、フ、アイルメモリの故障時
には１″に切換え設定される。前記両ファイルメモリ１
６．Ｊ７はＥ１ｖＥ２＝１でＷｌ、Ｗ２＝０のとき読出
し動作が行われ、Ｅ Ｉｙ Ｅ ２＝ １でＷ １ ｙ
Ｗ ２＝ １のとき書込み動作が行われ、かつＥ ｌ
ｅ Ｅ ２＝ ０のときには読出しも書込みも禁止され
る。
るときには０”に設定され、フ、アイルメモリの故障時
には１″に切換え設定される。前記両ファイルメモリ１
６．Ｊ７はＥ１ｖＥ２＝１でＷｌ、Ｗ２＝０のとき読出
し動作が行われ、Ｅ Ｉｙ Ｅ ２＝ １でＷ １ ｙ
Ｗ ２＝ １のとき書込み動作が行われ、かつＥ ｌ
ｅ Ｅ ２＝ ０のときには読出しも書込みも禁止され
る。
このように構成された本発明実施例においては第１のフ
ァイルメモリＪ６をメインファイルとして使用し、第２
のファイルメモリ１７をノ々ツクアップファイルとして
使用できる。すなわちシステムが正常のときにはシステ
ム切換信号Ｓがパ０”となっている。しかしてマイクロ
プロセッサ２３がＰＯＳターミナルからのＰＬＵコード
入力によシデータの読出しを行うときにはメモリライト
信号ＮＷＴを′０．＃とし、メモリリード信号ＭＲＤを
′１”とする。しかしてこのときには第１のファイルメ
モリノロがＥｌ＝１ｔＷ。
ァイルメモリＪ６をメインファイルとして使用し、第２
のファイルメモリ１７をノ々ツクアップファイルとして
使用できる。すなわちシステムが正常のときにはシステ
ム切換信号Ｓがパ０”となっている。しかしてマイクロ
プロセッサ２３がＰＯＳターミナルからのＰＬＵコード
入力によシデータの読出しを行うときにはメモリライト
信号ＮＷＴを′０．＃とし、メモリリード信号ＭＲＤを
′１”とする。しかしてこのときには第１のファイルメ
モリノロがＥｌ＝１ｔＷ。
＝０となってマイクロプロセッサ２３にｆ１３１ｊ御さ
・れてＰＬＵコードにもとづくデータが読出される。
・れてＰＬＵコードにもとづくデータが読出される。
一方、第２のファイルメモＩＪ ７７ではＥ２＋Ｗ２が
共に０”となシ、データの読出し７５（禁止される。ま
だマイクロプロセッサ２３ ＡＺ ＰＯＳターミナルか
らの更新データの入力によりデータの書込みを行うとき
にはメモリシイトイ８号酊を“１ｎとし、メモリリード
信号ＭＲＤを０＃とする。しかしてこのときには第１の
・ファイルメモリＪ６においてはＥ１＝ １１ Ｗ１＝
１となＬ 第２のファイルメモリ１７においてはＥ２
＝ １ 、Ｗ１＝１となり、両ファイルメモ１）１６、
）７に対してＰＬＵコードにもとづく更新データの曹込
みが行われる。このようにシステムの正常時には第１の
ファイルメモ１ノ１６のみからデータの読出しが行われ
、〃１つ第１．第２のファイルメモリ１５．１７の両方
へのデータの書込みが行われる。したがってＰＯＳター
ミナルで商品登録によって更新された闇品の累言十デー
タは常に両ファイルメモリ１６．１７に１司時にファイ
ルされることになり、両ファイルメモリ１６．１７の内
容は常に一致している。
共に０”となシ、データの読出し７５（禁止される。ま
だマイクロプロセッサ２３ ＡＺ ＰＯＳターミナルか
らの更新データの入力によりデータの書込みを行うとき
にはメモリシイトイ８号酊を“１ｎとし、メモリリード
信号ＭＲＤを０＃とする。しかしてこのときには第１の
・ファイルメモリＪ６においてはＥ１＝ １１ Ｗ１＝
１となＬ 第２のファイルメモリ１７においてはＥ２
＝ １ 、Ｗ１＝１となり、両ファイルメモ１）１６、
）７に対してＰＬＵコードにもとづく更新データの曹込
みが行われる。このようにシステムの正常時には第１の
ファイルメモ１ノ１６のみからデータの読出しが行われ
、〃１つ第１．第２のファイルメモリ１５．１７の両方
へのデータの書込みが行われる。したがってＰＯＳター
ミナルで商品登録によって更新された闇品の累言十デー
タは常に両ファイルメモリ１６．１７に１司時にファイ
ルされることになり、両ファイルメモリ１６．１７の内
容は常に一致している。
また第１のファイルメモリノロが故障してそのファイル
メモリｌ ６へのデータのファイルが不能になるとシス
テム切換信号Ｓが“１″に切換わる。しかして今度は第
１のファイルメモリ１６のＥｌへの入力が常に０＃とな
シ、そのファイルメモリ１６の動作が禁止される。そし
てマイクロプロセッサ２３がメモリリード信号ＭＲＤを
１＃とすることによって第２のファイルメモリ１７のＥ
２への入力が１＃となり、第２のファイルメモＩ７７７
からのデータの読出しが行われる。またメモリライトイ
≦号ｒを１＃とすることによって第２のファイルメモリ
１７へのデータの書込みも確実に行われる。
メモリｌ ６へのデータのファイルが不能になるとシス
テム切換信号Ｓが“１″に切換わる。しかして今度は第
１のファイルメモリ１６のＥｌへの入力が常に０＃とな
シ、そのファイルメモリ１６の動作が禁止される。そし
てマイクロプロセッサ２３がメモリリード信号ＭＲＤを
１＃とすることによって第２のファイルメモリ１７のＥ
２への入力が１＃となり、第２のファイルメモＩ７７７
からのデータの読出しが行われる。またメモリライトイ
≦号ｒを１＃とすることによって第２のファイルメモリ
１７へのデータの書込みも確実に行われる。
このように第１のファイルメモリ１６の故障時には第２
のファイルメモリノアが直ちにバックアップする。この
とき第２の７．、アイルメモリＪ７の内容は第１のファ
イルメモリノロの内容に確実に一致しているので、後で
データ管理を行うときには第２図のファイルメモリ１７
のデータのみを読出しすればよくデータ管理が容易であ
る。
のファイルメモリノアが直ちにバックアップする。この
とき第２の７．、アイルメモリＪ７の内容は第１のファ
イルメモリノロの内容に確実に一致しているので、後で
データ管理を行うときには第２図のファイルメモリ１７
のデータのみを読出しすればよくデータ管理が容易であ
る。
次にこの発明の他の実施例を図面を参照して説明する。
なお、前記実施例と同一部分には同一符号を付して詳細
な説明については省略する。
な説明については省略する。
これはｇ４図に示すように伝送コントローラ１８及びマ
イクロプロセッサ２３とは別に伝送コントローラ２９及
びマイクロプロセッサ３０を設け、システム切換信号Ｓ
とは別のシステム切換信号Ｓ′を前記マイクロプロセラ
ー衷２３のホールド端子Ｈ１に直接入力するとともにイ
ンバータ３ノを介して前記マイクロプロセ、す３０のホ
ールド端子Ｈ２に入力している。前記両マイクロプロセ
ッサ２３．３０はそのホールド端子Ｈエ ＋Ｈ２が１＃
のときホールド状態となシ、アドレスパスライン２０、
データバスライン２ノ及び信号ラインがフローティング
状態となる。そしてシステム切換信号Ｓ′はシステムが
正常時には′０＃となシフアイルメモリノロの故障時に
は′１”となる。
イクロプロセッサ２３とは別に伝送コントローラ２９及
びマイクロプロセッサ３０を設け、システム切換信号Ｓ
とは別のシステム切換信号Ｓ′を前記マイクロプロセラ
ー衷２３のホールド端子Ｈ１に直接入力するとともにイ
ンバータ３ノを介して前記マイクロプロセ、す３０のホ
ールド端子Ｈ２に入力している。前記両マイクロプロセ
ッサ２３．３０はそのホールド端子Ｈエ ＋Ｈ２が１＃
のときホールド状態となシ、アドレスパスライン２０、
データバスライン２ノ及び信号ラインがフローティング
状態となる。そしてシステム切換信号Ｓ′はシステムが
正常時には′０＃となシフアイルメモリノロの故障時に
は′１”となる。
このものにおいてはシステムが正常時にはマイクロプロ
セッサ２３のみが動作状態となって両ファイルメモリ１
６．）７の制御が行われ、ファイルメモリ１６の故障時
にはマイクロプロセッサ３０のみが′動作状態と・なっ
てファイルメモＩＪ ７７の制御が行われる。なお、こ
の場合使用されないマイクロプロセッサに接続される伝
送コントローラの入力部はシステム切換信号に応動する
リレーの接点によって短絡すればよい。
セッサ２３のみが動作状態となって両ファイルメモリ１
６．）７の制御が行われ、ファイルメモリ１６の故障時
にはマイクロプロセッサ３０のみが′動作状態と・なっ
てファイルメモＩＪ ７７の制御が行われる。なお、こ
の場合使用されないマイクロプロセッサに接続される伝
送コントローラの入力部はシステム切換信号に応動する
リレーの接点によって短絡すればよい。
このように２個のマイクロプロセッサ２３゜３０を交互
に使用することになるが第１．第２のファイルメモＩＪ
Ｊ ６ 、 ｌ ７は常に同一内容にファイルされる
ので、このものにおいても前記実施例と同様の効果が得
られるものである。
に使用することになるが第１．第２のファイルメモＩＪ
Ｊ ６ 、 ｌ ７は常に同一内容にファイルされる
ので、このものにおいても前記実施例と同様の効果が得
られるものである。
〔発明の効果ゴ。
以上詳述したようにこの発明によればメインファイルと
バックアップファイルの内容を常に一致させておくこと
ができへファイルのバックアップ制御が行われてもデー
タ管理が容易にできルＰＯＳシステムにおけるファイル
コントロール装置を提供できるものである。
バックアップファイルの内容を常に一致させておくこと
ができへファイルのバックアップ制御が行われてもデー
タ管理が容易にできルＰＯＳシステムにおけるファイル
コントロール装置を提供できるものである。
第１図は従来例を示すブロック図、第２図はこの発明の
一実施例を示すＰＯＳシステムのブロック図、第３図は
同実施例における要部の回路図、第４図はこの発明の他
の実施例を示す要部の回路図である。 １１．１２．１３・・・ｐｏｓターミナル、）４・・・
ファイルコントローラ、Ｊ６，１７・・・ファイルメモ
リ、ノ８・・・伝送コントローラ、２２・・・制御回路
、２３・・・マイクロプロセッサ。
一実施例を示すＰＯＳシステムのブロック図、第３図は
同実施例における要部の回路図、第４図はこの発明の他
の実施例を示す要部の回路図である。 １１．１２．１３・・・ｐｏｓターミナル、）４・・・
ファイルコントローラ、Ｊ６，１７・・・ファイルメモ
リ、ノ８・・・伝送コントローラ、２２・・・制御回路
、２３・・・マイクロプロセッサ。
Claims (1)
- 少なくとも商品登録のだめの入力部、登録データの表示
部及びプリント部を備えたＰＯＳターミナルを複数、フ
ァイルメモリを制御するファイルコ、ントロ−２に接続
し、ＰＯＳターミナルにおける□商品登録のだめの情報
入力によシ上記ファイルコントローラが上記ファイルメ
モリから所要のデータを読出し制御してＰＯＳターミナ
ルへ伝送するとともにＰＯＳターミナルでそのデータを
もとに更新されたデータを上記ファイルメモリに書込み
制御するＰＯＳシステムにおいて、前記ファイルメモリ
を１対設けるとともに前記ファイルコントローラにデー
タの書込み時にはりの読出し時には指定信号に応じて上
記両ファイルメモリのいずれか一方を制御してその一方
のファイルメモリからのみデータの読出しを行う制御手
段を設けたことを特徴とするＰＯＳシステムにおけるフ
ァイルコントロール装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58010366A JPS59135574A (ja) | 1983-01-25 | 1983-01-25 | Ｐｏｓシステムにおけるフアイルコントロ−ル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58010366A JPS59135574A (ja) | 1983-01-25 | 1983-01-25 | Ｐｏｓシステムにおけるフアイルコントロ−ル装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59135574A true JPS59135574A (ja) | 1984-08-03 |
Family
ID=11748160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58010366A Pending JPS59135574A (ja) | 1983-01-25 | 1983-01-25 | Ｐｏｓシステムにおけるフアイルコントロ−ル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59135574A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62209638A (ja) * | 1986-02-14 | 1987-09-14 | Fujitsu Ltd | フアイル版数管理方式 |
| JPS63253444A (ja) * | 1987-04-09 | 1988-10-20 | Omron Tateisi Electronics Co | フアイルバツクアツプ・システム |
| JPS6424653A (en) * | 1987-07-21 | 1989-01-26 | Fujitsu Ltd | Backup system for pos system |
-
1983
- 1983-01-25 JP JP58010366A patent/JPS59135574A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62209638A (ja) * | 1986-02-14 | 1987-09-14 | Fujitsu Ltd | フアイル版数管理方式 |
| JPS63253444A (ja) * | 1987-04-09 | 1988-10-20 | Omron Tateisi Electronics Co | フアイルバツクアツプ・システム |
| JPS6424653A (en) * | 1987-07-21 | 1989-01-26 | Fujitsu Ltd | Backup system for pos system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5060185A (en) | File backup system | |
| US5313664A (en) | Point of sale system having backup file device | |
| EP0403168B1 (en) | System for checking comparison check function of information processing apparatus | |
| JPS59135574A (ja) | Ｐｏｓシステムにおけるフアイルコントロ−ル装置 | |
| JP2761326B2 (ja) | マルチプロセッサ型ワンチップマイクロコンピュータ | |
| JPH01271856A (ja) | バツテリーバツクアツプメモリ装置 | |
| JP2626127B2 (ja) | 予備系ルート試験方式 | |
| JP3448197B2 (ja) | 情報処理装置 | |
| EP0360860B1 (en) | Point of sale file recovery system and method therefor | |
| JP3033586B2 (ja) | 情報処理システム | |
| JP3183419B2 (ja) | 商品販売登録データ処理装置 | |
| JPS5862899A (ja) | 二重化バルクシステムにおける状態保持方式 | |
| JPH04283837A (ja) | プログラムローディング方法 | |
| JPS61240396A (ja) | Ｐｏｓシステム | |
| JPS5994160A (ja) | 複合系電子計算機システムのデ−タ等価方式 | |
| JPS6273374A (ja) | 取引処理システム及びｐｏｓ端末装置 | |
| JPS5884360A (ja) | オンラインｐｏｓ装置 | |
| JP2523210Y2 (ja) | 電子式キャッシュレジスタ | |
| JPS63255770A (ja) | 取引処理装置 | |
| JPH0612353A (ja) | データ処理装置 | |
| JPH0576679B2 (ja) | ||
| JP3357958B2 (ja) | データ処理装置 | |
| JPH02199562A (ja) | 二重化メモリコピー方式 | |
| JPS6255796A (ja) | 販売登録システム | |
| JPH02137090A (ja) | 電子式キャッシュレジスタ装置 |