JPS59135524A - 初期プログラムロ−ド方式 - Google Patents
初期プログラムロ−ド方式Info
- Publication number
- JPS59135524A JPS59135524A JP58009555A JP955583A JPS59135524A JP S59135524 A JPS59135524 A JP S59135524A JP 58009555 A JP58009555 A JP 58009555A JP 955583 A JP955583 A JP 955583A JP S59135524 A JPS59135524 A JP S59135524A
- Authority
- JP
- Japan
- Prior art keywords
- terminal devices
- circuit
- programs
- address
- initial program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Between Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は複数の端末装置を制御する計算機システムに於
ける端末装置のプログラムをロードする方式に係り１、
特に初期プログラムのロードを速やかに実施するための
初期プログラムロード方式に関する。
ける端末装置のプログラムをロードする方式に係り１、
特に初期プログラムのロードを速やかに実施するための
初期プログラムロード方式に関する。
（ｂ）従来技術と問題点
数百〜数千台の端末装置を制御する計算機システムに於
ては、該端末装置が電源切断等により内蔵するプログラ
ムが消滅するメモリを持つ場合。
ては、該端末装置が電源切断等により内蔵するプログラ
ムが消滅するメモリを持つ場合。
電源投入と共にプログラムをロードする必要がある。こ
の場合各端末装置に初期プログラムロード用の設備を設
けるか、端末装置を制御するチャネルを多数用意し、各
チャネルに接続する端末装置の数を少なくして初期プロ
グラムロードに要する時間を短縮する必要がある。しか
し上記方式は設備するハードウェアの量が増大し経済的
でないという欠点がある。
の場合各端末装置に初期プログラムロード用の設備を設
けるか、端末装置を制御するチャネルを多数用意し、各
チャネルに接続する端末装置の数を少なくして初期プロ
グラムロードに要する時間を短縮する必要がある。しか
し上記方式は設備するハードウェアの量が増大し経済的
でないという欠点がある。
（Ｃ）発明の目的
本発明の目的は上記欠点を除く為、全端末装置のプログ
ラムが総て同一であることを利用し、初期プログラムロ
ード時に全端末装置のアドレスフラグをオンとしてプロ
グラムを一斉に送出し、同時に全端末装置のプログラム
ロードを完了させる初期プログラムロード方式を提供す
ることにある。
ラムが総て同一であることを利用し、初期プログラムロ
ード時に全端末装置のアドレスフラグをオンとしてプロ
グラムを一斉に送出し、同時に全端末装置のプログラム
ロードを完了させる初期プログラムロード方式を提供す
ることにある。
（ｄ）発明の構成
本発明の構成は複数の端末装置を制御する計算機システ
ムに於て、初期プログラムロード時にプログラムを送出
する全端末装置のアドレスフラグをオンとする手段を設
け、該プログラムを一斉に送出する様にしたものである
。
ムに於て、初期プログラムロード時にプログラムを送出
する全端末装置のアドレスフラグをオンとする手段を設
け、該プログラムを一斉に送出する様にしたものである
。
（ｅ）発明の実施例
図は本発明の一実施例を示す回路のブロック図である。
本回路はチャネルに設けられる。中央処理装置１は制御
部２を制御してアドレス回路４の全端末装置のアドレス
フラグをオンとする。該アドレスフラグは複数のＡＮＤ
回路６．８．１０に送出される。制御部２はこの時送受
信回路３を経てプログラムを該ＡＮＤ回路６，８．１０
に送出する。ＡＮＤ回路６，８．１０はオンとなってプ
ログラムを複数の端末装置１２，１３．１４に夫々送出
する。制御部２はプログラムを送出し終わるとアドレス
回路４を制御してアドレスフラグをオフとし１通常のデ
ータ送受と同様手順により各端末装置１２．１３．１４
に初期プログラムロードが正常に終了したかどうか問い
合せる。各端末装置１２，１３．１４は夫々ＡＮＤ回路
７．９゜１１に該問い合わせに対する回答を送出する。
部２を制御してアドレス回路４の全端末装置のアドレス
フラグをオンとする。該アドレスフラグは複数のＡＮＤ
回路６．８．１０に送出される。制御部２はこの時送受
信回路３を経てプログラムを該ＡＮＤ回路６，８．１０
に送出する。ＡＮＤ回路６，８．１０はオンとなってプ
ログラムを複数の端末装置１２，１３．１４に夫々送出
する。制御部２はプログラムを送出し終わるとアドレス
回路４を制御してアドレスフラグをオフとし１通常のデ
ータ送受と同様手順により各端末装置１２．１３．１４
に初期プログラムロードが正常に終了したかどうか問い
合せる。各端末装置１２，１３．１４は夫々ＡＮＤ回路
７．９゜１１に該問い合わせに対する回答を送出する。
この場合制御回路２はアドレス回路４のアドレスフラグ
を問い合せる端末装置毎にオンとする。即ち端末装置１
２に問い合わせる時ＡＮＤ回路７にアドレスフラグを送
出する為、端末装置１２はＡＮＤ回路７．ＯＲ回路５を
経て送受信回路３に回答を送る。端末装置１３に問い合
せる時はＡＮ−Ｄ回路９にアドレスフラグを送出する。
を問い合せる端末装置毎にオンとする。即ち端末装置１
２に問い合わせる時ＡＮＤ回路７にアドレスフラグを送
出する為、端末装置１２はＡＮＤ回路７．ＯＲ回路５を
経て送受信回路３に回答を送る。端末装置１３に問い合
せる時はＡＮ−Ｄ回路９にアドレスフラグを送出する。
従って端末装置１３の回答はＡＮＤ回路９とＯＲ回路５
を経て送受信回路３に入る。端末装置１４の場合は上記
同様にＡＮＤ回路１１．ＯＲ回路５を経て送受信回路３
に回答が入る。送受信回路３に入った回答は制御部２に
入り、正常終了か異常終了か判定される。若し異常終了
した端末装置が有れば該端末装置に対してのみアドレス
フラグをオンとして上記と同様手順により再度初期プロ
グラムロードを実施例 （ｆ）発明の詳細 な説明した如く本発明は数百〜数千台の端末装置を制御
する計算機システムに於て、端末装置が電源切断等によ
り内蔵するプログラムが消滅するメモリを持つ場合、同
時に全端末装置のプログ ・ラムロードを完了させ
ることが可能な初期プログラムロード方式を提供し得る
為、其の効果は大なるものがある。
を経て送受信回路３に入る。端末装置１４の場合は上記
同様にＡＮＤ回路１１．ＯＲ回路５を経て送受信回路３
に回答が入る。送受信回路３に入った回答は制御部２に
入り、正常終了か異常終了か判定される。若し異常終了
した端末装置が有れば該端末装置に対してのみアドレス
フラグをオンとして上記と同様手順により再度初期プロ
グラムロードを実施例 （ｆ）発明の詳細 な説明した如く本発明は数百〜数千台の端末装置を制御
する計算機システムに於て、端末装置が電源切断等によ
り内蔵するプログラムが消滅するメモリを持つ場合、同
時に全端末装置のプログ ・ラムロードを完了させ
ることが可能な初期プログラムロード方式を提供し得る
為、其の効果は大なるものがある。
図は本発明の一実施例を示す回路のブロック図である。
Claims (1)
- 複数の端末装置を制御する計算機システムに於て、初期
プログラムロード時にプログラムを送出する全端末装置
のアドレスフラグをオンとする手段を設け、該プログラ
ムを一斉に送出することを特徴とする初期プログラムロ
ード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58009555A JPS59135524A (ja) | 1983-01-24 | 1983-01-24 | 初期プログラムロ−ド方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58009555A JPS59135524A (ja) | 1983-01-24 | 1983-01-24 | 初期プログラムロ−ド方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59135524A true JPS59135524A (ja) | 1984-08-03 |
Family
ID=11723522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58009555A Pending JPS59135524A (ja) | 1983-01-24 | 1983-01-24 | 初期プログラムロ−ド方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59135524A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245785A (ja) * | 1987-04-01 | 1988-10-12 | Omron Tateisi Electronics Co | カ−ド認証端末装置 |
| JPH01185712A (ja) * | 1988-01-20 | 1989-07-25 | Nec Corp | 情報処理装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57125427A (en) * | 1981-01-28 | 1982-08-04 | Nec Corp | Circuit for transmitting simultaneously command signal |
| JPS57176441A (en) * | 1981-04-24 | 1982-10-29 | Fujitsu Ltd | Data transfer system |
| JPS57197640A (en) * | 1981-05-29 | 1982-12-03 | Hitachi Ltd | Loading method of terminal program |
-
1983
- 1983-01-24 JP JP58009555A patent/JPS59135524A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57125427A (en) * | 1981-01-28 | 1982-08-04 | Nec Corp | Circuit for transmitting simultaneously command signal |
| JPS57176441A (en) * | 1981-04-24 | 1982-10-29 | Fujitsu Ltd | Data transfer system |
| JPS57197640A (en) * | 1981-05-29 | 1982-12-03 | Hitachi Ltd | Loading method of terminal program |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245785A (ja) * | 1987-04-01 | 1988-10-12 | Omron Tateisi Electronics Co | カ−ド認証端末装置 |
| JPH01185712A (ja) * | 1988-01-20 | 1989-07-25 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03503474A (ja) | オープンチャンネルから構成される少くとも１個の部分を有する回路網内のユニットを登録する方法 | |
| US5710890A (en) | Method and device for the transmission of data on a bus | |
| JPS59135524A (ja) | 初期プログラムロ−ド方式 | |
| ES2002317A6 (es) | Procedimiento y disposicion de conexiones para transmitir senales de datos a un grupo de equipos de control pertenecientes a un sistema de lineas en anillo | |
| US3155966A (en) | Secondary radar systems | |
| JPS5919448A (ja) | 移動局と固定局との最適化送受信方法 | |
| JPS6155140B2 (ja) | ||
| JPS62157432A (ja) | 無線デ−タ伝送方式 | |
| KR100456453B1 (ko) | 통신위성 탑재체의 원격 측정 데이터 및 명령 처리 방법및 그 장치 | |
| JP2803714B2 (ja) | 無人機の管制装置 | |
| JP2727322B2 (ja) | 低料金回線選択アダプタ一斉指令方式 | |
| JPH01200473A (ja) | Ｐｏｓシステムの送受信装置 | |
| JPS62299139A (ja) | 同報通信方式 | |
| JPH03117998A (ja) | テレメータ伝送方式 | |
| JP2661962B2 (ja) | 双方向ｃａｔｖシステムのデータ伝送用送信要求方式 | |
| JPS63288317A (ja) | プリンタ | |
| JPH05219058A (ja) | 相互接続制御装置 | |
| JPS60256243A (ja) | フアイル同報伝送制御方式 | |
| JPH11122249A (ja) | 遠隔制御システム及び遠隔制御方法 | |
| JPH02272843A (ja) | データ伝送装置 | |
| JPS63312740A (ja) | 選択的同報通信方式 | |
| JPS63129743A (ja) | 同報通信方式 | |
| JPS61159836A (ja) | 有線放送端末受信装置 | |
| JPH04323734A (ja) | 計算機システムのテスト方式 | |
| JPS625384B2 (ja) |