JPS59134822A - 液相エピタキシヤル成長法 - Google Patents

液相エピタキシヤル成長法

Info

Publication number
JPS59134822A
JPS59134822A JP839783A JP839783A JPS59134822A JP S59134822 A JPS59134822 A JP S59134822A JP 839783 A JP839783 A JP 839783A JP 839783 A JP839783 A JP 839783A JP S59134822 A JPS59134822 A JP S59134822A
Authority
JP
Japan
Prior art keywords
growth
substrate
solution
liquid phase
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP839783A
Other languages
English (en)
Inventor
Yoichi Sasai
佐々井 洋一
Masato Ishino
正人 石野
Atsushi Shibata
淳 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP839783A priority Critical patent/JPS59134822A/ja
Publication of JPS59134822A publication Critical patent/JPS59134822A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02623Liquid deposition
    • H01L21/02625Liquid deposition using melted materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02623Liquid deposition
    • H01L21/02628Liquid deposition using solutions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は液相エピタキシャル成長法に関するものである 従来例の構成とその問題点 液相エピタキシャル成長法は、特に発光ターイオードや
半導体レーザなどの化合物半導体素子作製にとって重要
なものである。それらの素子構造においては、通常成長
用基板に溝2段差または埋込み層等を有し、その基板上
に液相成長を行なっている。成長後、成長面は通常平坦
化し、溝2段差または埋込み層等の位置が不明瞭になり
、成長表面に拡散及び電極形成等の工程を行なう際、そ
の正確な位置決めが問題となっていた。
以下図面を参照しながら、上述したような従来の液相成
長法について説明する。
第1図は従来の液底成長法により作製した段差形半導体
レーザの素子断面図である。第1図において1はn型I
np基板、2はn型Inpエピタキ7ヤル層、3はIn
GaAs P活性層、4はp型Inp  xピタキシャ
ル層、5i−IHN型In(raAs Pコンタクト層
、6は電流閉じ込め拡散領域である。
ここで発光領域7の垂直上方向に拡散領域6が形成出来
れば効率のよい発光特性が得られる。
しかし従来の液相エピタキシャル法ではたとえば成長層
5の表面が平坦化しその段差部を正確に機出出来ないた
め、たとえば拡散領域6を正確に形成することが困難と
なる。そのため通常以下2通りの方法が取られている。
第1の方法は、第2図のように成長層厚dに対し溝幅W
及び溝深さDがd(W 、d(Dになるように成長用基
板内に溝10を形成し、これを段差位置検出用アライメ
ントキーにしている。しかし、第3図のように基板1内
の溝1o上の成長層9の表面には溝11の形状が残って
いるがその端′部はだれが生じ、また通常溝11と10
の位置ずれが起こる。第2の方法は、第4図に示すよ−
うに、成長用基板1にシリコン酸化膜12を被膜し、こ
の上に液相成長を行なう。こうすると、シリコン酸化膜
12上にはエピタキシャル成長は起らないから第5図の
ように酸化膜の上に溶液残り13が多大に発生し、酸化
膜12の位置が精度良く検出できない欠点を持っている
発明の目的 本発明に、上記欠点に鑑み、成長用基板表面内の位置と
、成長層表面内の位置を精度良〈検出する方法41供す
ることを目的とする。
発明の構成 本発明は、液相成長用基板上に、液相成長用溶液または
前記基板の摺動方向と平行な方向に間隙を有する形状の
絶縁物パターンを形成した構造を液相成長用アライメン
トキーにすることにより、アライメントキーの精度の向
上を実現するものである。
実施例の説明 以下本発明の一実施例について図面を参照しながら説明
する。第6図は本発明の巣−の実施例における成長用基
板のアライメントキーを示す概略平面図である。同図に
おいて14はシリコン酸化膜のパターンである。また、
シリコン酸化膜14は、同図のように、基板1−または
基板上の液相成長用溶液(図示せず)の摺動方向15と
平行に2本の凹型の形状のものが対になっており、方向
15と平行に間隙16を有する形状となっている。
このように構成された液相成長用アライメントキーにつ
いて、以下その特性について説明する。
前述の第4図のアライメントキーの場合、成長用溶液の
ワイプオフが悪く、アライメントキー周辺部以内の全域
に溶液残りが発生し、精度の良いアライメントキーが出
来ない、しかし、第6図のごとく基板または成長用溶液
の摺動方向15に間隙16を設けることにより、溶液の
ワイプオフが改善され、溶液残り1了が格段に減少する
。ここで間隙16を摺動力向15と垂直方向に設けた場
合、溶液のワイプオフは悪く第4図のアライメントキー
と同じ結果になった。
第7図は間隙16・全設けたアライメントキーを有する
第6図の成長基板のA −A’方向における液相エピタ
キシャル成長後の断面図である。同図から第5図と比較
して格段にアライメントキーの形状が正確に残り、精度
良く成長後の位置決めが可能になっている。
次に、この理由を考える。第5図の場合、酸化膜12の
面積が大きいので、溶液残り13が多大に発生し、酸化
膜12近傍のエビ層に支障をきたし、アライメントキー
の精度をおとす。アライメントキーとして用いるために
は、酸化膜12の形状をあまり小さくすることはできな
い。しかし第6図の場合、アライメントキーとしての大
きさは同じであるが、酸化膜14の面積が酸化膜12に
比べ小さく、溶液残り17の量が少なくなる。また、摺
動方向に間隙19を設けているため、摺動時、酸化膜1
8上の成長溶液残りを同時にスムーズにワイプオフする
ため、より溶液残りが減少する。第5図では、酸化膜1
.2が大きく残り13の賞も多いため、酸化膜12の端
部12aとアライメントの基準となる残り13の端部1
3aとのずれが大きく、正確なアライメントは困難とな
る。
−万、本発明によれば、第7図に示すように前記すれが
ほとんどなく精度の良いアライメントキーが出来上がる
−以下本発明の第2の実施例について、図面を参照しな
がら説明する。
第8図は、本発明の第2の実施例における成長用基板の
アライメントキーを示す表面図である・同図において1
8はシリコン酸化膜である。第6図の構成と異なるのは
、シリコン酸化膜18の形状が平行な長方形になってい
る点である。19は間隙である。
上記のように液相成長用アライメントキーとして基板の
または液相成長用浴液の摺動方向と平行にシリコン酸化
膜18を設けてやれば、その特性は第1の実施例と変わ
りなく、成長用溶液のワイプオフの良好なアライメント
キーが得られる。また、シリコン酸化膜18を3本以上
増やしても同様な特性か44すられる。しかし1間隙1
9の幅を、間隙16の幅と等し−く、またその幅が約1
μm程度以下に狭くした場合(シリコン酸化膜14゜1
8の長辺の長さ10μm以上)、第1の実施例の万が成
長用@敵のワイプオフは良好で精度良くアライメントキ
ーが作製出来ることか判明した。
次に本発明の第3の実施例について図面を参照しながら
説明する。
第9図は本発明の第3の実施例における成長用基板のア
ライメントキーを示す平面図である。同図において20
はシリコン酸化膜、23は成長用浴液の摺動方向と同方
向または基板1の摺動方向と反対方向を示す印である。
第6,8図と異なるのは、シリコン酸化膜21の間隙2
1.22全摺動方向23に沿って傾斜を設けて成長用溶
液の流れを良くしてワイプオフの改善−tiかっている
点である。このように矢印23のごとく基板上の成長用
溶液をさせるか、または基板1を23と反対方向に摺動
して液相エピタキシャル成長を行うと、まず間隙22に
成長用溶液が接触し、次に間隙21ぐ接触する。したが
って溶液の流れは艮〈なり1間際21の幅を1μm程度
にしても溶液残りのない良好な液相成長用アライメント
キーに成りつる・ 発明の効果 以」二のように、本発明は成長用基板上に、基板または
成長用溶液の摺動方向と平行に間隙を有するシリコン酸
化膜等の絶縁膜ノ々ターンを設けることにより、精度良
く、成長基板内と成長層表面内の位置決めkm出するこ
とが可能となり、その効果は犬なるものがある。
【図面の簡単な説明】
第1図は従来の半導体レーザの構造断面図、第2図、第
3図、第4図(a) 、 (b)、第5図は従来の液相
成長用アライメントキーの構造説明図、第6〜9図は本
発明の実施勿jの液相成長用アライメントキーの構造図
である。 1 ・・・・成長用基板、14,18.20・・・・7
リコ/酸化膜、16,19,20.21・・・・・・ア
ライメントキーの間隙、1了・・・・・溶液残り。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第 
1 図 第3図 第4図 第5図 /、9 第6図

Claims (1)

    【特許請求の範囲】
  1. 液相成長用基板上に、液相成長用溶液または前記基板の
    摺動方向に間隙を有する絶縁物パターンを形成し、前記
    基板上に液相成長層を形成することを特徴とする液相エ
    ピタキシャル成長法。
JP839783A 1983-01-20 1983-01-20 液相エピタキシヤル成長法 Pending JPS59134822A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP839783A JPS59134822A (ja) 1983-01-20 1983-01-20 液相エピタキシヤル成長法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP839783A JPS59134822A (ja) 1983-01-20 1983-01-20 液相エピタキシヤル成長法

Publications (1)

Publication Number Publication Date
JPS59134822A true JPS59134822A (ja) 1984-08-02

Family

ID=11692047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP839783A Pending JPS59134822A (ja) 1983-01-20 1983-01-20 液相エピタキシヤル成長法

Country Status (1)

Country Link
JP (1) JPS59134822A (ja)

Similar Documents

Publication Publication Date Title
US4994142A (en) Eliminating undercutting of mask material when etching semiconductor topography by native oxide removal
JPS59134822A (ja) 液相エピタキシヤル成長法
US8216868B2 (en) Method of fabricating semiconductor laser
JPH06275485A (ja) 半導体光素子製造用アライメントマーカの製造方法およびマスクアライメント方法
JPS6338279A (ja) 半導体レーザ装置の製造方法
JPS62128586A (ja) 光電子集積回路の製造方法
JPS6223191A (ja) リツジ型半導体レ−ザ装置の製造方法
JP2828806B2 (ja) 半導体装置の製造方法
KR100372768B1 (ko) 레이저 다이오드 제조방법
JPS58158989A (ja) 分布帰還半導体レ−ザ
JPH0194690A (ja) 埋め込み型半導体レーザ素子の製造方法
JPH0276284A (ja) 半導体レーザ製造方法
JPH0338081A (ja) 半導体レーザの製造方法
JPS57157590A (en) Manufacture of semiconductor laser device
JPS6273617A (ja) エピタキシヤルウエハの層厚測定方法
JPH03268378A (ja) 位置合わせ方法
JPS5596694A (en) Semiconductor laser device and method of fabricating the same
JPS5947480B2 (ja) 半導体装置の製造方法
JPH04297082A (ja) 半導体発光素子及びその製造方法
JPS59168687A (ja) 半導体レ−ザ及びその製造方法
JP2012204640A (ja) アライメントマーク形成方法及び光半導体素子の製造方法
JPS62183590A (ja) 埋込み型半導体レ−ザ素子の製造方法
JPS59149076A (ja) 半導体光集積回路装置の製造方法
KR970004190A (ko) 반도체 레이저 다이오드의 제조방법
JP2004303899A (ja) 結晶性基板の劈開方法