JPS5913421A - ゲ−ト・タ−ン・オフ・サイリスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はターン・オフ特性を改善したゲート・ターｙ　
ｅ　オフ　（Ｇａｔｅ−Ｔｕｒｎ−Ｏｆｆ　、ＧＴＯ）
サイリスタに関するものである。

従来のＧＴＯサイリスタにおいては、第１図に示すよう
に等価回路的には、その一点鎖線で囲んで示すようにｎ
ｐｎ）ランジスタＱ１とｐｎｐ）ランジスタＱ２が互に
正帰還が掛かるように接続されていた。しかしこのよう
な構造では、ＧＴＯサイリスタをターンオフさせようと
して、そのゲート端子Ｇに低抵抗Ｚｓｉ接続してもｐｎ
ｐトランジスタｑのコレクタ電流■１とＩ２の一部はＩ
２としてｎｐ、ｎ）ランジスタＱ１のベースに供給すれ
続けているため、ｎｐｎ）ランジスタＱ１が十分オフに
ならず従って、ＧＴＯサイリスクによりＯＦＦに出来る
電流容量が大きく取れない欠点があった。

本発明は上記欠点を除去したものであって、以下にその
一実施例によシ図面と共に説明する。

第２図において、第１図に対応する部分には同符号を付
した。異なるのはトランジスタＱ１のベースとトランジ
スタＱ２のコレクタ間にダイオードＤを設けた点である
。α　　、α　　はそれぞｐｎｐ　　　　ｎｐｎ れｐｎｐ）ランジスタＱ２とｎｐｎ）ランジスタＱ１の
ベース接地の電流増幅率で、通常はａｎｐｎ〉〉αｐｎ
ｐに設計される。ＩＡ、ＩＫ／／′１ＧＴＯサイリスタ
のそれぞれアノード、カンード電流である。

上記構成によれば、ｎ　ｐｎ　）ランジスタＱ１はその
ベースの前方に順方向接続されたダイオードを有するの
で、ターンオフ時に７）イインピーダンスを呈し、また
ゲートにはダイオードＤ（！：ｎｐｎトランジスタＧ１
の電圧降下により約１．４ｖの負バイアスが掛り前記分
岐電流工２が減少し１従ってターンオフが速やかに行わ
れ、またＧＴＯサイリスクによりオンオフ制御出来る電
流が増すことになる。また一般に電流増幅率αｎｐｎは
αｐｎｐより大であるので、例えば前記ダイオードをＧ
ＴＯサイリスタのカソード側にアースとの間に外部して
挿入した場合に比較して、αｎｐｎ・工Ｋを流さなくて
良く、小さい電流容量のダイオードで構成できる。した
がって特に大電流制御行う場合にダイオードを電力型の
もので構成しなくてもよく、ダイオードを組込んで一体
化するのに便利な利点がある。

さらに、カソード側にダイオードを挿入するとＧＴ○サ
イリスタのカソード側を直接筐体等に接地することが出
来ないので、放熱効率が悪く、またカソード側に挿入し
たダイオードが破損し不導通に諭ると、ＧＴＯサイリス
クのカソード・ゲート間に電源電圧に近い電圧が掛り破
壊する恐れがあるが、前記ｎｐｎ）ランジスタＱ１のベ
ース側に接続し念場合にはこのような心配はない。

なお、ダイオードは複数個を直列或は並列に接続しても
、また２端子間を短絡したトランジスタでダイオード接
続して構成しても良いことは言うまでもない。

以上説明したように本発明によれば、ゲート・ターン・
オフ・サイリスタを構成する２個のトラ逆極性トランジ
スタの正帰還ループの途中にダイオードを挿入してゲー
トターンオフ特性を改善したものであり、外部附加素子
を追加することなく大容量のＣ１ＴＯサイリスタ電流を
制御出来るのでその工業的価値は大である。

【図面の簡単な説明】

第１図は従来のゲート・ターン・オフ・サイリスタの構
成を示す等価回路図、第２図は本発明の一実施例による
ゲート・ターン・オフ・サイリスタの構成を示す回路図
である。 Ｑｌ−００ゝｎ　ｐ　ｎ　）ランジスタ、０２′１°′
ｐｎｐトランジスタ、Ｄ・・・・・・ダイオード、Ａ・
・・・・・アノード、Ｇ・・・・・・ゲート、Ｋ・・・
・・・カソード。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 ＠２１！１

Claims (1)

【特許請求の範囲】
1. 相補性の第１．第２のトランジスタを有し、前記第１の
   トランジスタのベースと前記第２のトランジスタのコレ
   クタを接続し、前記第１のトランジスタのコレクタを順
   方向に接続されたダイオードを介して前記第２のトラン
   ジスタのベースに接続し、前記第１．第２のトランジス
   タのエミッタをそれぞれアノード、カソードとし、前記
   第１のトランジスタのコレクタをゲートとしてなるゲー
   ト　・ターン・オフ中ザイリスタ。