JP3241698B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP3241698B2 JP3241698B2 JP21041399A JP21041399A JP3241698B2 JP 3241698 B2 JP3241698 B2 JP 3241698B2 JP 21041399 A JP21041399 A JP 21041399A JP 21041399 A JP21041399 A JP 21041399A JP 3241698 B2 JP3241698 B2 JP 3241698B2
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- power supply
- voltage
- region
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置に関し、特に電源電圧の異なる多電源にて使用する場
合に好適な半導体集積回路装置に関する。
置に関し、特に電源電圧の異なる多電源にて使用する場
合に好適な半導体集積回路装置に関する。
【０００２】
【従来の技術】従来の半導体集積回路装置は図３に示す
ように、エピタキシャル領域４とイオン注入抵抗６から
構成されるイオン注入抵抗領域５０と、エピタキシャル
領域５とイオン注入抵抗７から構成されるイオン注入抵
抗領域５１と、電源１から正電圧が印加される電圧入力
端子ＣＮ１と、電源２から正電圧が印加される電圧入力
端子ＣＮ２と、電源３から負電圧が印加される電圧入力
端子ＣＮ３と、基板（サブストレート）８から構成され
ている。
ように、エピタキシャル領域４とイオン注入抵抗６から
構成されるイオン注入抵抗領域５０と、エピタキシャル
領域５とイオン注入抵抗７から構成されるイオン注入抵
抗領域５１と、電源１から正電圧が印加される電圧入力
端子ＣＮ１と、電源２から正電圧が印加される電圧入力
端子ＣＮ２と、電源３から負電圧が印加される電圧入力
端子ＣＮ３と、基板（サブストレート）８から構成され
ている。
【０００３】次に、上記従来の半導体集積回路装置の動
作について説明する。電源１はイオン注入抵抗領域５０
のエピタキシャル領域４に接続して電圧を供給し、電源
２はイオン注入抵抗領域５１のエピタキシャル領域５に
接続して電圧を供給し、電源３は基板（サブストレー
ト）８に接続して電圧を供給する。イオン注入抵抗領域
５０及びイオン注入抵抗領域５１は各々、電源１及び電
源２により正電圧が印可され、負電圧の電源３に接続さ
れた基板（サブストレート）８を介して電気的に分離さ
れた状態となる。
作について説明する。電源１はイオン注入抵抗領域５０
のエピタキシャル領域４に接続して電圧を供給し、電源
２はイオン注入抵抗領域５１のエピタキシャル領域５に
接続して電圧を供給し、電源３は基板（サブストレー
ト）８に接続して電圧を供給する。イオン注入抵抗領域
５０及びイオン注入抵抗領域５１は各々、電源１及び電
源２により正電圧が印可され、負電圧の電源３に接続さ
れた基板（サブストレート）８を介して電気的に分離さ
れた状態となる。
【０００４】
【発明が解決しようとする課題】上記のような、従来の
半導体集積回路装置は以下に記すように第１〜３の問題
点がある。
半導体集積回路装置は以下に記すように第１〜３の問題
点がある。
【０００５】第１の問題点は、アナログアレイ構成の場
合に異なった電源電圧のイオン注入抵抗をイオン注入抵
抗領域に１個でも使用した場合、イオン注入抵抗領域の
エピタキシャル領域がそれより高い又は同等の電源電圧
に接続しない限り、そのイオン注入抵抗領域が使用でき
なくなるため、アナログアレイの使用効率が悪化してし
まうという問題点である。上記第１の問題点が生じる理
由は、電源１の電圧が電源２の電圧より低い場合に、イ
オン注入抵抗領域５１上のイオン注入抵抗７がすべて使
用される。このため、イオン注入抵抗領域５０上のイオ
ン注入抵抗６を電源２の電圧のイオン注入抵抗として使
用した場合、イオン注入抵抗の構造上イオン注入抵抗６
をアノード、エピタキシャル領域４をカソード、とする
寄生ダイオードが生じるため、電源２から寄生ダイオー
ドを介して電源１に接続されてしまう。このため、寄生
ダイオードが破壊され、イオン注入抵抗を１個でも使用
した場合には、その抵抗領域５０が使用できなくなるた
めである。
合に異なった電源電圧のイオン注入抵抗をイオン注入抵
抗領域に１個でも使用した場合、イオン注入抵抗領域の
エピタキシャル領域がそれより高い又は同等の電源電圧
に接続しない限り、そのイオン注入抵抗領域が使用でき
なくなるため、アナログアレイの使用効率が悪化してし
まうという問題点である。上記第１の問題点が生じる理
由は、電源１の電圧が電源２の電圧より低い場合に、イ
オン注入抵抗領域５１上のイオン注入抵抗７がすべて使
用される。このため、イオン注入抵抗領域５０上のイオ
ン注入抵抗６を電源２の電圧のイオン注入抵抗として使
用した場合、イオン注入抵抗の構造上イオン注入抵抗６
をアノード、エピタキシャル領域４をカソード、とする
寄生ダイオードが生じるため、電源２から寄生ダイオー
ドを介して電源１に接続されてしまう。このため、寄生
ダイオードが破壊され、イオン注入抵抗を１個でも使用
した場合には、その抵抗領域５０が使用できなくなるた
めである。
【０００６】第２の問題点は、３種類又はそれ以上の電
源を使用する場合に、一番電圧の高い電源に対して、イ
オン注入抵抗領域を接続しなければ、電源電圧の異なっ
た回路間にてイオン注入抵抗を介した信号の受け渡しが
出来なくなるという問題点である。上記第２の問題点が
生じる理由は、電圧の低い電源にイオン注入抵抗領域が
接続されているイオン注入抵抗と、電圧の高い電源にイ
オン注入抵抗領域が接続されているイオン注入抵抗との
間において、信号の受け渡しを行った場合に、電圧の低
い電源に接続されているイオン注入抵抗６の電圧が、電
圧の高い電源に接続されているイオン注入抵抗７の電
圧、より低い条件になると、イオン注入抵抗６をアノー
ド、エピタキシャル領域４をカソードとする寄生ダイオ
ードが生じ、電圧の高い電源のイオン注入抵抗７より寄
生ダイオードを介して電源１に接続されてしまうため、
回路動作が異常となるためである。
源を使用する場合に、一番電圧の高い電源に対して、イ
オン注入抵抗領域を接続しなければ、電源電圧の異なっ
た回路間にてイオン注入抵抗を介した信号の受け渡しが
出来なくなるという問題点である。上記第２の問題点が
生じる理由は、電圧の低い電源にイオン注入抵抗領域が
接続されているイオン注入抵抗と、電圧の高い電源にイ
オン注入抵抗領域が接続されているイオン注入抵抗との
間において、信号の受け渡しを行った場合に、電圧の低
い電源に接続されているイオン注入抵抗６の電圧が、電
圧の高い電源に接続されているイオン注入抵抗７の電
圧、より低い条件になると、イオン注入抵抗６をアノー
ド、エピタキシャル領域４をカソードとする寄生ダイオ
ードが生じ、電圧の高い電源のイオン注入抵抗７より寄
生ダイオードを介して電源１に接続されてしまうため、
回路動作が異常となるためである。
【０００７】第３の問題点は、３種類又はそれ以上の電
源を使用する場合に、イオン注入抵抗領域５１上のイオ
ン注入抵抗７がすべて使用されたために、イオン注入抵
抗領域５０上のイオン注入抵抗６を電源２の電圧のイオ
ン注入抵抗として使用する場合、または、電源電圧の異
なった回路間にてイオン注入抵抗を介した信号の受け渡
しをする場合に、一番電圧の高い電源にイオン注入抵抗
領域５０，５１を接続しなければならないが、そのため
に一番電圧の高い電源を最初に立ち上げる順序回路が必
ず必要になるという問題である。上記第３の問題点が生
じる理由は、電圧の低い電源が先に立上がってしまうと
一番電圧の高い電源にイオン注入抵抗領域５０、５１が
接続されているため、電圧の低い電源に接続されている
イオン注入抵抗６を介してイオン注入抵抗の構造上イオ
ン注入抵抗６をアノード、エピタキシャル領域４をカソ
ードとする寄生ダイオードが生じ、また、イオン注入抵
抗６を介して電圧の高い電源のイオン注入抵抗７に接続
されてしまうため、イオン注入抵抗の構造上イオン注入
抵抗７をアノード、エピタキシャル領域５をカソードと
する寄生ダイオードが生じるため、電圧の低い電源から
イオン注入抵抗６を介して寄生ダイオードにより、まだ
立上がっていない一番電圧の高い電源に接続されてしま
い寄生ダイオードが破壊してしまう、或は、電圧の低い
電源が立上がらなくなってしまう場合もあり、一番電圧
の高い電源を最初に立ち上げる順序回路が必ず必要とな
るためである。
源を使用する場合に、イオン注入抵抗領域５１上のイオ
ン注入抵抗７がすべて使用されたために、イオン注入抵
抗領域５０上のイオン注入抵抗６を電源２の電圧のイオ
ン注入抵抗として使用する場合、または、電源電圧の異
なった回路間にてイオン注入抵抗を介した信号の受け渡
しをする場合に、一番電圧の高い電源にイオン注入抵抗
領域５０，５１を接続しなければならないが、そのため
に一番電圧の高い電源を最初に立ち上げる順序回路が必
ず必要になるという問題である。上記第３の問題点が生
じる理由は、電圧の低い電源が先に立上がってしまうと
一番電圧の高い電源にイオン注入抵抗領域５０、５１が
接続されているため、電圧の低い電源に接続されている
イオン注入抵抗６を介してイオン注入抵抗の構造上イオ
ン注入抵抗６をアノード、エピタキシャル領域４をカソ
ードとする寄生ダイオードが生じ、また、イオン注入抵
抗６を介して電圧の高い電源のイオン注入抵抗７に接続
されてしまうため、イオン注入抵抗の構造上イオン注入
抵抗７をアノード、エピタキシャル領域５をカソードと
する寄生ダイオードが生じるため、電圧の低い電源から
イオン注入抵抗６を介して寄生ダイオードにより、まだ
立上がっていない一番電圧の高い電源に接続されてしま
い寄生ダイオードが破壊してしまう、或は、電圧の低い
電源が立上がらなくなってしまう場合もあり、一番電圧
の高い電源を最初に立ち上げる順序回路が必ず必要とな
るためである。
【０００８】本発明は、上記従来の問題点や事情に鑑み
てなされたものであって、電源電圧が異なっていてもイ
オン注入抵抗をアノード、エピタキシャル領域をカソー
ドとする寄生ダイオードが生じず、且つ、外部にて立ち
上げ順序回路が不要となるように動作する半導体集積回
路装置を提供することを目的とする。
てなされたものであって、電源電圧が異なっていてもイ
オン注入抵抗をアノード、エピタキシャル領域をカソー
ドとする寄生ダイオードが生じず、且つ、外部にて立ち
上げ順序回路が不要となるように動作する半導体集積回
路装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明に係る半導体集積
回路装置は、「第一のエピタキシャル領域と第一のイオ
ン注入抵抗から構成される第一のイオン注入抵抗領域
と、前記第一のエピタキシャル領域内に設けられた第一
の電圧入力端子と、第二のエピタキシャル領域と第二の
イオン注入抵抗から構成される第二のイオン注入抵抗領
域と、前記第二のエピタキシャル領域内に設けられた第
二の電圧入力端子と、前記第一のイオン注入抵抗領域と
前記第二のイオン注入抵抗領域と、を電気的に分離する
ための第三の電圧入力端子と、基板と、から構成された
半導体集積回路装置において、第一の電源とアノードが
接続された第一のダイオードと、第二の電源とアノード
が接続された第二のダイオードと、前記第一のダイオー
ドのアノードとカソードを接続する第一のスイッチと、
前記第二のダイオードのアノードとカソードを接続する
第二のスイッチと、を有し、前記第一のダイオードのカ
ソードと前記第二のダイオードのカソードと前記第一の
電圧入力端子と前記第二の電圧入力端子とが接続され、
第三の電源と前記第三の電圧入力端子とが接続されたこ
と」（請求項１）、を特徴とする。
回路装置は、「第一のエピタキシャル領域と第一のイオ
ン注入抵抗から構成される第一のイオン注入抵抗領域
と、前記第一のエピタキシャル領域内に設けられた第一
の電圧入力端子と、第二のエピタキシャル領域と第二の
イオン注入抵抗から構成される第二のイオン注入抵抗領
域と、前記第二のエピタキシャル領域内に設けられた第
二の電圧入力端子と、前記第一のイオン注入抵抗領域と
前記第二のイオン注入抵抗領域と、を電気的に分離する
ための第三の電圧入力端子と、基板と、から構成された
半導体集積回路装置において、第一の電源とアノードが
接続された第一のダイオードと、第二の電源とアノード
が接続された第二のダイオードと、前記第一のダイオー
ドのアノードとカソードを接続する第一のスイッチと、
前記第二のダイオードのアノードとカソードを接続する
第二のスイッチと、を有し、前記第一のダイオードのカ
ソードと前記第二のダイオードのカソードと前記第一の
電圧入力端子と前記第二の電圧入力端子とが接続され、
第三の電源と前記第三の電圧入力端子とが接続されたこ
と」（請求項１）、を特徴とする。
【００１０】また、 ・前記第二のダイオード及び前記第二のスイッチを複数
有すること（請求項２）、 ・前記第一のイオン注入抵抗及び前記第二のイオン注入
抵抗を複数有すること（請求項３）、 ・前記第一のイオン注入抵抗領域及び前記第二のイオン
注入抵抗領域をＮ型とし、 前記第一のイオン注入抵抗及び前記第二のイオン注入抵
抗をＰ型とし、前記基板をＰ型としたこと（請求項
４）、を特徴としている。
有すること（請求項２）、 ・前記第一のイオン注入抵抗及び前記第二のイオン注入
抵抗を複数有すること（請求項３）、 ・前記第一のイオン注入抵抗領域及び前記第二のイオン
注入抵抗領域をＮ型とし、 前記第一のイオン注入抵抗及び前記第二のイオン注入抵
抗をＰ型とし、前記基板をＰ型としたこと（請求項
４）、を特徴としている。
【００１１】
【発明の実施の形態】次に、本発明に係る半導体集積回
路装置の実施の形態について図面を参照して詳細に説明
するが、本発明は、以下の第１、２の実施の形態に限定
されるものではなく、前記の発明を特定する事項の範囲
内で適宜変更することができるものである。図１は、本
発明に係る半導体集積回路装置の第１の実施の形態を説
明する構成図である。なお、従来の半導体集積回路装置
（図３）と共通の構成要素には共通の参照文字及び数字
を付してある。
路装置の実施の形態について図面を参照して詳細に説明
するが、本発明は、以下の第１、２の実施の形態に限定
されるものではなく、前記の発明を特定する事項の範囲
内で適宜変更することができるものである。図１は、本
発明に係る半導体集積回路装置の第１の実施の形態を説
明する構成図である。なお、従来の半導体集積回路装置
（図３）と共通の構成要素には共通の参照文字及び数字
を付してある。
【００１２】（第１の実施の形態）本実施の形態は図１
に示すように、Ｎ型のエピタキシャル領域４（第一のエ
ピタキシャル領域）とＰ型の複数のイオン注入抵抗６
（第一のイオン注入抵抗）から構成されるイオン注入抵
抗領域５０（第一のイオン注入抵抗領域）と、エピタキ
シャル領域４内に設けられた電圧入力端子ＣＮ１（第一
の電圧入力端子）と、Ｎ型のエピタキシャル領域５（第
二のエピタキシャル領域）とＰ型の複数のイオン注入抵
抗７（第二のイオン注入抵抗）から構成されるイオン注
入抵抗領域５１（第二のイオン注入抵抗領域）と、エピ
タキシャル領域５内に設けられた電圧入力端子ＣＮ２
（第二の電圧入力端子）と、イオン注入抵抗領域５０と
イオン注入抵抗領域５１とを電気的に分離するための電
圧入力端子ＣＮ３（第三の電圧入力端子）と、Ｐ型の基
板（半導体集積回路装置のサブストレート）８と、から
構成される。また、正電圧を供給する電源１（第一の電
源）とアノードが接続されたダイオード９（第一のダイ
オード）と、正電圧を供給する電源２（第二の電源）と
アノードが接続されたダイオード１０（第二のダイオー
ド）と、ダイオード９のアノードとカソードを接続する
スイッチ１１（第一のスイッチ）と、ダイオード１０の
アノードとカソードを接続するスイッチ１２（第二のス
イッチ）とを有している。さらに、ダイオード９のカソ
ードとダイオード１０のカソードと電圧入力端子ＣＮ１
と電圧入力端子ＣＮ２とが接続されている。また、負電
圧を供給する電源３（第三の電源）と電圧入力端子ＣＮ
３とが接続されている。
に示すように、Ｎ型のエピタキシャル領域４（第一のエ
ピタキシャル領域）とＰ型の複数のイオン注入抵抗６
（第一のイオン注入抵抗）から構成されるイオン注入抵
抗領域５０（第一のイオン注入抵抗領域）と、エピタキ
シャル領域４内に設けられた電圧入力端子ＣＮ１（第一
の電圧入力端子）と、Ｎ型のエピタキシャル領域５（第
二のエピタキシャル領域）とＰ型の複数のイオン注入抵
抗７（第二のイオン注入抵抗）から構成されるイオン注
入抵抗領域５１（第二のイオン注入抵抗領域）と、エピ
タキシャル領域５内に設けられた電圧入力端子ＣＮ２
（第二の電圧入力端子）と、イオン注入抵抗領域５０と
イオン注入抵抗領域５１とを電気的に分離するための電
圧入力端子ＣＮ３（第三の電圧入力端子）と、Ｐ型の基
板（半導体集積回路装置のサブストレート）８と、から
構成される。また、正電圧を供給する電源１（第一の電
源）とアノードが接続されたダイオード９（第一のダイ
オード）と、正電圧を供給する電源２（第二の電源）と
アノードが接続されたダイオード１０（第二のダイオー
ド）と、ダイオード９のアノードとカソードを接続する
スイッチ１１（第一のスイッチ）と、ダイオード１０の
アノードとカソードを接続するスイッチ１２（第二のス
イッチ）とを有している。さらに、ダイオード９のカソ
ードとダイオード１０のカソードと電圧入力端子ＣＮ１
と電圧入力端子ＣＮ２とが接続されている。また、負電
圧を供給する電源３（第三の電源）と電圧入力端子ＣＮ
３とが接続されている。
【００１３】次に、本実施の形態の動作について図１を
参照して説明する。電源１が電源２よりも先に電圧印加
された場合は、ダイオード９を介してイオン注入抵抗領
域５０の電圧入力端子ＣＮ１からエピタキシャル領域４
に、また、イオン注入抵抗領域５１の電圧入力端子ＣＮ
２からエピタキシャル領域５に正電圧を供給する。逆
に、電源２が電源１より先に電圧印加された場合は、ダ
イオード１０を介してイオン注入抵抗領域５１の電圧入
力端子ＣＮ１からエピタキシャル領域５に、また、イオ
ン注入抵抗領域５０の電圧入力端子ＣＮ２からエピタキ
シャル領域４に正電圧を供給する。また、いずれの場合
も、電源３は電圧入力端子ＣＮ３から基板８へ負電圧を
供給する。このように、ダイオード９またはダイオード
１０を介してイオン注入抵抗領域５０、５１に正電圧を
供給するために、電源１または電源２のどちらが先に立
上がってもイオン注入抵抗領域５０、５１に正電圧が供
給される。さらに、ダイオード９、１０の両端をスイッ
チ１１及びスイッチ１２により短絡することにより電源
１とエピタキシャル領域４、または電源２とエピタキシ
ャル領域５の電位差を０Ｖとすることができる。
参照して説明する。電源１が電源２よりも先に電圧印加
された場合は、ダイオード９を介してイオン注入抵抗領
域５０の電圧入力端子ＣＮ１からエピタキシャル領域４
に、また、イオン注入抵抗領域５１の電圧入力端子ＣＮ
２からエピタキシャル領域５に正電圧を供給する。逆
に、電源２が電源１より先に電圧印加された場合は、ダ
イオード１０を介してイオン注入抵抗領域５１の電圧入
力端子ＣＮ１からエピタキシャル領域５に、また、イオ
ン注入抵抗領域５０の電圧入力端子ＣＮ２からエピタキ
シャル領域４に正電圧を供給する。また、いずれの場合
も、電源３は電圧入力端子ＣＮ３から基板８へ負電圧を
供給する。このように、ダイオード９またはダイオード
１０を介してイオン注入抵抗領域５０、５１に正電圧を
供給するために、電源１または電源２のどちらが先に立
上がってもイオン注入抵抗領域５０、５１に正電圧が供
給される。さらに、ダイオード９、１０の両端をスイッ
チ１１及びスイッチ１２により短絡することにより電源
１とエピタキシャル領域４、または電源２とエピタキシ
ャル領域５の電位差を０Ｖとすることができる。
【００１４】（第２の実施の形態）次に、図２を参照し
て本発明に係る半導体集積回路装置の第２の実施の形態
について説明する。なお、図１と共通の構成要素には共
通の参照文字及び数字を付してある。本実施の形態は、
正電圧を印可する電源が３電源以上の多電源入力となっ
た場合である。本実施の形態は図２に示すように、Ｎ型
のエピタキシャル領域４とＰ型の複数のイオン注入抵抗
６から構成されるイオン注入抵抗領域５０と、エピタキ
シャル領域４内に設けられた電圧入力端子ＣＮ１と、Ｎ
型のエピタキシャル領域５とＰ型の複数のイオン注入抵
抗７から構成されるイオン注入抵抗領域５１と、エピタ
キシャル領域５内に設けられた電圧入力端子ＣＮ２と、
イオン注入抵抗領域５０とイオン注入抵抗領域５２とを
電気的に分離するための電圧入力端子ＣＮ３と、Ｐ型の
基板８と、から構成される。また、正電圧を供給する電
源１とアノードが接続されたダイオード９と、正電圧を
供給する電源２１〜２１ｎと、それぞれの電源とアノー
ドが接続されたダイオード１０１〜１０ｎと、ダイオー
ド９のアノードとカソードを接続するスイッチ１１と、
ダイオード１０１〜１０ｎのそれぞれのアノードとカソ
ードを接続するスイッチ１２〜１２ｎとを有している。
さらに、ダイオード９のカソードとダイオード１０１〜
１０ｎのカソードと電圧入力端子ＣＮ１と電圧入力端子
ＣＮ２とが接続されている。また、負電圧を供給する電
源３と電圧入力端子ＣＮ３とが接続されている。
て本発明に係る半導体集積回路装置の第２の実施の形態
について説明する。なお、図１と共通の構成要素には共
通の参照文字及び数字を付してある。本実施の形態は、
正電圧を印可する電源が３電源以上の多電源入力となっ
た場合である。本実施の形態は図２に示すように、Ｎ型
のエピタキシャル領域４とＰ型の複数のイオン注入抵抗
６から構成されるイオン注入抵抗領域５０と、エピタキ
シャル領域４内に設けられた電圧入力端子ＣＮ１と、Ｎ
型のエピタキシャル領域５とＰ型の複数のイオン注入抵
抗７から構成されるイオン注入抵抗領域５１と、エピタ
キシャル領域５内に設けられた電圧入力端子ＣＮ２と、
イオン注入抵抗領域５０とイオン注入抵抗領域５２とを
電気的に分離するための電圧入力端子ＣＮ３と、Ｐ型の
基板８と、から構成される。また、正電圧を供給する電
源１とアノードが接続されたダイオード９と、正電圧を
供給する電源２１〜２１ｎと、それぞれの電源とアノー
ドが接続されたダイオード１０１〜１０ｎと、ダイオー
ド９のアノードとカソードを接続するスイッチ１１と、
ダイオード１０１〜１０ｎのそれぞれのアノードとカソ
ードを接続するスイッチ１２〜１２ｎとを有している。
さらに、ダイオード９のカソードとダイオード１０１〜
１０ｎのカソードと電圧入力端子ＣＮ１と電圧入力端子
ＣＮ２とが接続されている。また、負電圧を供給する電
源３と電圧入力端子ＣＮ３とが接続されている。
【００１５】次に、本実施の形態の動作について図２を
参照して説明する。電源１が電源２１〜２１ｎより先に
電圧印加された場合は、ダイオード１０を介してイオン
注入抵抗領域５１の電圧入力端子ＣＮ１からエピタキシ
ャル領域５に、また、イオン注入抵抗領域５０の電圧入
力端子ＣＮ２からエピタキシャル領域４に正電圧を供給
する。逆に、電源２１〜２１ｎが電源１より先に電圧印
加された場合は、電源２１〜２１ｎのうち一番電圧の高
い電源から、ダイオード１０を介してイオン注入抵抗領
域５１の電圧入力端子ＣＮ１からエピタキシャル領域５
に、また、イオン注入抵抗領域５０の電圧入力端子ＣＮ
２からエピタキシャル領域４に正電圧を供給する。ま
た、いずれの場合も、電源３は電圧入力端子ＣＮ３から
基板８へ負電圧を供給する。このように、電源２１〜２
１ｎのうち一番電圧の高い電源から、イオン注入抵抗領
域５０、５１に正電圧が供給される。さらに、ダイオー
ド９、１０１〜１０ｎの両端をスイッチ１１及びスイッ
チ１２１〜１２ｎにより短絡することにより電源１とエ
ピタキシャル領域４、または電源２１〜２１ｎとエピタ
キシャル領域５の電位差を０Ｖとすることができる。な
お、ｎは２以上の整数である。
参照して説明する。電源１が電源２１〜２１ｎより先に
電圧印加された場合は、ダイオード１０を介してイオン
注入抵抗領域５１の電圧入力端子ＣＮ１からエピタキシ
ャル領域５に、また、イオン注入抵抗領域５０の電圧入
力端子ＣＮ２からエピタキシャル領域４に正電圧を供給
する。逆に、電源２１〜２１ｎが電源１より先に電圧印
加された場合は、電源２１〜２１ｎのうち一番電圧の高
い電源から、ダイオード１０を介してイオン注入抵抗領
域５１の電圧入力端子ＣＮ１からエピタキシャル領域５
に、また、イオン注入抵抗領域５０の電圧入力端子ＣＮ
２からエピタキシャル領域４に正電圧を供給する。ま
た、いずれの場合も、電源３は電圧入力端子ＣＮ３から
基板８へ負電圧を供給する。このように、電源２１〜２
１ｎのうち一番電圧の高い電源から、イオン注入抵抗領
域５０、５１に正電圧が供給される。さらに、ダイオー
ド９、１０１〜１０ｎの両端をスイッチ１１及びスイッ
チ１２１〜１２ｎにより短絡することにより電源１とエ
ピタキシャル領域４、または電源２１〜２１ｎとエピタ
キシャル領域５の電位差を０Ｖとすることができる。な
お、ｎは２以上の整数である。
【００１６】
【発明の効果】本発明に係る半導体集積回路装置は、上
述のように構成されており、常に一番電圧の高い電源に
ダイオードを介してイオン注入抵抗のエピタキシャル領
域が接続されるため、イオン注入抵抗をアノード、エピ
タキシャル領域をカソードとする寄生ダイオードが生じ
ないので、アナログアレイ構成の場合に異なった電源電
圧のイオン注入抵抗をイオン注入抵抗領域に使用して
も、常に一番電圧の高い電源にダイオードを介してイオ
ン注入抵抗のエピタキシャル領域が接続される。このた
め、電源電圧に制約されることがなくなり、抵抗領域を
自由に使用できるようになり、アナログアレイの使用効
率が悪化することはなくなる。また、ダイオード９、１
０等を介してイオン注入抵抗領域５０、５１のエピタキ
シャル領域４、５に電圧を供給するため、電圧の低い電
源に接続されているイオン注入抵抗６の電圧が、電圧の
高い電源に接続されているイオン注入抵抗７の電圧より
低く、または、電圧の低い電源に接続されているイオン
注入抵抗６の電圧が、電圧の高い電源に接続されている
イオン注入抵抗７の電圧より高い条件になっても、イオ
ン注入抵抗をアノード、エピタキシャル領域をカソード
とする寄生ダイオードが生じないため、回路動作が異常
となることがない。このため、３種類又はそれ以上の電
源を使用する場合に、常に一番電圧の高い電源にダイオ
ードを介してイオン注入抵抗のエピタキシャル領域が接
続されるため、電源電圧の異なった回路間において、イ
オン注入抵抗を介した信号の受け渡しが出来る。さら
に、３種類又はそれ以上の電源を使用する場合において
は、一番電圧の高い電源にイオン注入抵抗領域５０、５
１のエピタキシャル領域４、５を接続しなければならな
いが、本発明は、一番電圧の高い電源にダイオードを介
してイオン注入抵抗のエピタキシャル領域が接続される
ため、一番電圧の高い電源を最初に立ち上げる順序回路
を必要としない。
述のように構成されており、常に一番電圧の高い電源に
ダイオードを介してイオン注入抵抗のエピタキシャル領
域が接続されるため、イオン注入抵抗をアノード、エピ
タキシャル領域をカソードとする寄生ダイオードが生じ
ないので、アナログアレイ構成の場合に異なった電源電
圧のイオン注入抵抗をイオン注入抵抗領域に使用して
も、常に一番電圧の高い電源にダイオードを介してイオ
ン注入抵抗のエピタキシャル領域が接続される。このた
め、電源電圧に制約されることがなくなり、抵抗領域を
自由に使用できるようになり、アナログアレイの使用効
率が悪化することはなくなる。また、ダイオード９、１
０等を介してイオン注入抵抗領域５０、５１のエピタキ
シャル領域４、５に電圧を供給するため、電圧の低い電
源に接続されているイオン注入抵抗６の電圧が、電圧の
高い電源に接続されているイオン注入抵抗７の電圧より
低く、または、電圧の低い電源に接続されているイオン
注入抵抗６の電圧が、電圧の高い電源に接続されている
イオン注入抵抗７の電圧より高い条件になっても、イオ
ン注入抵抗をアノード、エピタキシャル領域をカソード
とする寄生ダイオードが生じないため、回路動作が異常
となることがない。このため、３種類又はそれ以上の電
源を使用する場合に、常に一番電圧の高い電源にダイオ
ードを介してイオン注入抵抗のエピタキシャル領域が接
続されるため、電源電圧の異なった回路間において、イ
オン注入抵抗を介した信号の受け渡しが出来る。さら
に、３種類又はそれ以上の電源を使用する場合において
は、一番電圧の高い電源にイオン注入抵抗領域５０、５
１のエピタキシャル領域４、５を接続しなければならな
いが、本発明は、一番電圧の高い電源にダイオードを介
してイオン注入抵抗のエピタキシャル領域が接続される
ため、一番電圧の高い電源を最初に立ち上げる順序回路
を必要としない。
【図１】本発明に係る半導体集積回路装置の第１の実施
の形態を説明する構成図である。
の形態を説明する構成図である。
【図２】本発明に係る半導体集積回路装置の第２の実施
の形態を説明する構成図である。
の形態を説明する構成図である。
【図３】従来の半導体集積回路装置を説明する構成図で
ある。
ある。
１、２、２１〜２１ｎ、３ 電源 ４，５ エピタキシャル領域 ６，７ イオン注入抵抗 ８ 基板（半導体集積回路装置のサブストレート） ９，１０，１０１〜１０ｎ ダイオード １１，１２，１２１〜１２ｎ スイッチ ５０，５１ イオン注入抵抗領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/82 H01L 21/822
Claims (4)
- 【請求項１】 第一のエピタキシャル領域と第一のイオ
ン注入抵抗から構成される第一のイオン注入抵抗領域
と、前記第一のエピタキシャル領域内に設けられた第一
の電圧入力端子と、第二のエピタキシャル領域と第二の
イオン注入抵抗から構成される第二のイオン注入抵抗領
域と、前記第二のエピタキシャル領域内に設けられた第
二の電圧入力端子と、前記第一のイオン注入抵抗領域と
前記第二のイオン注入抵抗領域と、を電気的に分離する
ための第三の電圧入力端子と、基板と、から構成された
半導体集積回路装置において、第一の電源とアノードが
接続された第一のダイオードと、第二の電源とアノード
が接続された第二のダイオードと、前記第一のダイオー
ドのアノードとカソードを接続する第一のスイッチと、
前記第二のダイオードのアノードとカソードを接続する
第二のスイッチと、を有し、前記第一のダイオードのカ
ソードと前記第二のダイオードのカソードと前記第一の
電圧入力端子と前記第二の電圧入力端子とが接続され、
第三の電源と前記第三の電圧入力端子とが接続されたこ
とを特徴とする半導体集積回路装置。 - 【請求項２】 前記第二のダイオード及び前記第二のス
イッチを複数有することを特徴とする請求項１に記載の
半導体集積回路装置。 - 【請求項３】 前記第一のイオン注入抵抗及び前記第二
のイオン注入抵抗を複数有することを特徴とする請求項
１又は２に記載の半導体集積回路装置。 - 【請求項４】 前記第一のイオン注入抵抗領域及び前記
第二のイオン注入抵抗領域をＮ型とし、前記第一のイオ
ン注入抵抗及び前記第二のイオン注入抵抗をＰ型とし、
前記基板をＰ型としたことを特徴とする請求項１〜３の
いずれかに記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21041399A JP3241698B2 (ja) | 1999-07-26 | 1999-07-26 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21041399A JP3241698B2 (ja) | 1999-07-26 | 1999-07-26 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001036018A JP2001036018A (ja) | 2001-02-09 |
| JP3241698B2 true JP3241698B2 (ja) | 2001-12-25 |
Family
ID=16588915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21041399A Expired - Fee Related JP3241698B2 (ja) | 1999-07-26 | 1999-07-26 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3241698B2 (ja) |
-
1999
- 1999-07-26 JP JP21041399A patent/JP3241698B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001036018A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8848328B2 (en) | Load driving device | |
| EP0442688A2 (en) | Switching circuit | |
| JP4383159B2 (ja) | チャージポンプ回路 | |
| EP0284979B1 (en) | Integrated circuit for driving inductive loads | |
| US4471237A (en) | Output protection circuit for preventing a reverse current | |
| EP0512605A1 (en) | Power device having reverse-voltage protection | |
| EP0143788B1 (en) | Voltage reference circuit | |
| JP3241698B2 (ja) | 半導体集積回路装置 | |
| US6737906B2 (en) | Semiconductor integrated circuit device including a negative power supply circuit | |
| JPH1079472A (ja) | 半導体集積回路 | |
| US5625282A (en) | Constant current circuit for preventing latch-up | |
| US20210218330A1 (en) | Charge pump device and method for providing pump voltage | |
| US5182470A (en) | Negative overvoltage protection circuit, in particular for output stages | |
| US6459249B2 (en) | Reset circuit | |
| US6369640B1 (en) | Zero crossing control structure for a bidirectional switch with a stable threshold | |
| US5973513A (en) | Integrated circuit arrangement with an open-collector transistor designed as npn transistor | |
| US5616971A (en) | Power switching circuit | |
| JP3224205B2 (ja) | 高耐圧混成集積回路装置 | |
| KR20030048040A (ko) | 전하 펌프 회로 | |
| SE520306C2 (sv) | Regulator för en halvledarkrets | |
| JP2690776B2 (ja) | 半導体装置 | |
| KR900002472B1 (ko) | 출력회로 | |
| JP3315310B2 (ja) | 半導体装置 | |
| EP1028468A1 (en) | Biasing circuit for isolation region in integrated power circuit | |
| JPS5936766B2 (ja) | メモリ電源切換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |