JPS59132292A - 画像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、ビデオカメラ、ファクシミリ等からの画像信
号をメモリに取り込んで静止画像として表示する装置に
おける画像信号の変化検出の回路方式に関し、特にビデ
オカメラからの画面変化検出に有効なものである。

（従来技術） ビデオカメラ等からの画像信号をメモリに取シ込んで静
止画像としてＣＲＴに表示した９、遠隔地へ伝送したシ
する静止画を記憶する画信号メモリ装置が知られている
。この種の装置で、画信号群の変化（画面変化）の監視
を行なうには次のような不都合があった。

（１）　　この種の静止画メモリ装置は、小容量の画信
号メモリ、通常１画面分のメモリしか保有しておらず、
２画面間の比較を行なうには更に１画面分のメモリ追加
を要する。

（２）画面比較の処理はＣＲＴへの表示すイクルとは別
のザイクルで行なうことになり、そのだめの回路追加が
必要であシ、比較処理の速度も遅い。

このため、静止画メモリ装置を自動監視システムとして
利用するにはカメラの外に別個に侵入監視セ／す等を設
置し、とのセンサの感知信号によってその時のカメラ画
像を取シ込んで伝送するという方法がとられていた。

（発明の目的） 本発明は以上の欠点を解決するためになされたもので、
その目的は画像装置に対して、新たに画信号メモリを追
加することなく、表示すイクル内でリアルタイムに画信
号群の変化（画面変化）検出を行ないうる回路方式を提
供することにある。

（発明の構成） 本発明は、画信号を記憶する画信号メモリを有する画像
装置において、前記画信号の画素をサンプルするサンプ
ルレートを１／ｎ（ｎ≧２）に低減する手段と、この低
減された周期でサンプルされたｎ個の画信号群を前記画
信号メモリにそれぞれの領域に記憶する手段と、この記
憶されたそれぞれの領域の情報を読出し出力を画素毎に
比較する手段とを有したことを特徴とするものである。

（実施例） 図は本発明の実施例の構成を説明するブロック図であシ
、１はＡ／Ｄコンバータ、２，３．５はラッチ回路、４
は画面メモリ、６，１０，１１はセレクト回路、７はＤ
　／Ａコンバータ、８は同期分離回路、９はタイミング
制御回路、１２は減算回路。

１３は比較回路、１４は積算カウンタ、１５はトリガ出
力である。

図中、−重線によるブロックは本発明を適用しようとす
るビデオ信号１画面分のメモリを有する静止画像装置で
あって、二重線によるブロックが本発明の動作を実行さ
せる為の回路部である。まず−重線によるブロック部分
、即ち本発明を適用しようとする静止画像装置の動作を
簡単に説明する。

Ｃａｍｅｒａからの画信号であるビデオ信号はＡ／Ｄコ
ンバータ１を経て所定のビット数のＤｉｇｉｔａｌ値に
変換され、サンプル画素のタイミングでラッチ２゜３に
交互にラッチされる。

ラッチされた信号は２画素分ラッチされる毎に画信号メ
モリである画面メモリ４へ書込まれる。

書込まれた画面をモニタ表示する場合には、画面メモリ
４から読み出されたデータはラッチ５にラッチされ、セ
レクト回路６で２画素に分離されたのち夫々の画素タイ
ミングでＤ／Ａコンバータ７に送られ、アナログ値に変
換されてモニタアンフ０へ送られる。

同期分離回路８とタイミング制御回路９は、一つの両信
号群である１画面分を切出したシメモリのリード／ライ
ト、アドレス制御、ラッチ等のタイミングを制御するも
のである。

上記のように複数画素分のデータをラッチし、画像メモ
リの１つのアドレスに対応させることの目的は、メモリ
素子のアクセス時間上の制約を緩和しようとするもので
公知の方法であるが、本例のように２画素をラッチする
回路方式の場合が後述するように本発明の実施には特に
有効である。

次に二重線ブロックによる本発明の実施例の動作、即ち
２つの画面の画素間比較を行なう動作を詳細に説明する
。

１０と１１は、タイミング信号線を切替えるセレクト回
路、１２は、２つのＤｉｇｉｔａｌ値の差をとる減算回
路、１３は減算結果をあらかじめ定めたスレシホールド
値と比較する比較回路、１４は、前記スレシホールドを
超過した画素数を１画面について積算するたとえばカウ
ンタである。

先ず第１の画信号群である第１の画面を鵜、込む時には
、セレクト回路１ｏを制御して奇数画素ラッチのタイミ
ングでラッチ２に取シ込まれたデータを、同様にセレク
ト回路１１を制御してＷＥＩのみを有効にすることによ
シ画像メモリの第１＠目の画素領域である奇数画素領域
に書込む。

次に、第２の画信号群である第２の画面を書込む時には
、セレクト回路１０及び１１を反転させることによシ奇
数画素ラッチのタイミングでラッチ３側に取り込まれた
データをＷＦ２のみを有効ならしめて画像メモリの第２
番目の画素領域である偶数画素領域に書込む。

このようにして書込まれた画像メモリの内容は、サンプ
ルレートを本来の汐に減じた状態、即ち画面分解能をＡ
に低減した状態で、第１の画面が奇数画素領域に、第２
の画面が偶数画素領域に夫々記録されたことになる。

次にこの画像メモリの画面をモニタに表示する動作は、
前述の一重ブロックの説明のとおりであるから、ラッチ
５の出力には画像メモリの同一アドレスに属する２画素
分のデータ、即ち第１の画面と第２の画面の対応する画
素データが現れていることになる。

そこでこれらのデータは減算回路１２で差（求め、その
結果は比較回路１３によりあらかじめ設定すれたスレシ
ホールド値と比較されて越えていれば度数積算カウンタ
１４をインクリメントする。

カウンタ１４の値が所定値に達するとトリガ出力１５が
発生される。

画面の取シ込みを適当な周期で自動的に行ない、トリガ
出力を自動通報のトリガとして使用し、通報内容として
その時の画面を伝送することにすれば静止画像装置によ
る自動監視が実現できる。以上詳細に説明したように、
本発明の実施例によれば、従来の静止画メモリ装置にお
ける分解能を恥に減じることによＩ）２つの画面を記録
するものであるから、画像メモリの追加なくして時間的
に異る２つの画面の変化の検出が可能で、更には画像メ
モリの１アドレスに２画素を割シ付けるメモリ構成の場
合に本発明を適用すれば、表示のだめのメモリ読み出し
サイクルそのものを２つの画面の比較サイクルとして利
用できるからタイミング制御系統には全く変更なくして
画面比較処理を行なうことができる利点があシ、リモー
ト監視用静止画装置等に極めて有効である。なお、実施
例においては、本発明が最も効果のあるサンプルレート
を差とし、２個の画信号群を画信号メモリにそれぞれの
領域に記憶するものであったが、本発明はサンプルレー
トが１．／ｎ、　　ｎ個の画信号群に対しても行なうこ
とができ、ｎ個の画素の差を比較しその最大の差を比較
回路に入力することによシ、きわめて微細な変化も検出
することができる。

（発明の効果） 以上詳細に説明したように、本発明によれば小容量の画
信号メモリを有効に用い、複数の画信号群を比較するこ
とができ、その画信号群比較処理が表示すイクルと同じ
サイクルで画信号群の変化を監視することができる画像
装置を提供することができる。

【図面の簡単な説明】

図は本発明の実施例を示すブロック図である。 １　、、、　Ａ／Ｄコンバーター　２　、．３　、５・
・・ラッチ回路、４・・・画面メモリ、６，１０，１１
・・・セレクト回１烙、？・・・Ｄ／Ａコンバータ、８
・・・同期分離回路、９・・・タイミング制御回路、１
２・・・減算回路２．１３・・・比較回路、１４・・・
積算カウンタ、１５・・・トリガ出力。 特許出願人　沖電気工業株式会社

Claims (3)

【特許請求の範囲】
1. （１）　　画信号を記憶する画信号メモリを有する画像
   装置において、前記画信号の画ｌ素をサンプルするサン
   ノルレートを１　／ｎ　（ｎ≧２）に低減する手段と、
   この低減された周期でサンプルされたｎ個の画信号群を
   前記画信号メモリにそれぞれの領域に記憶する手段と、
   この記憶されたそれぞれの領域の情報を読出し出力を画
   素毎に比較する手段とを有したことを特徴とする画像装
   置。
2. （２）前記低減する手段と記憶する手段とが、画信号群
   の連続したｎ画素を画信号メモリの１つのアドレスに対
   応せしめ、ｎ個の画信号群を前記画信号メモリの１つの
   アドレスのそれぞれに対応する画素領域に記憶せしめる
   ことを特徴とする特許請求の範囲第１項記載の画像装置
   。
3. （３）　　画信号を記憶する画信号メモリを有する画像
   袋、置であって、画信号群の連続したｎ画素を前記画信
   号メモリの１つのアドレスに対応せしめる手段と、ｎ個
   の画信号群を前記画信号メモリの１つのアドレスのそれ
   ぞれに対応する画素領域に記憶する手段と、同一アドレ
   スに属する一組の画素データを読み出しその差をとる手
   段とを有した画像装置において、前記差が一定のスレシ
   ホールドを超えた場合の数を積算する手段とを備えたこ
   とを特徴とする画像装置。