JPS59127422A - ゲ−トタ−ンオフサイリスタのタ−ンオフ回路 - Google Patents
ゲ−トタ−ンオフサイリスタのタ−ンオフ回路Info
- Publication number
- JPS59127422A JPS59127422A JP58003015A JP301583A JPS59127422A JP S59127422 A JPS59127422 A JP S59127422A JP 58003015 A JP58003015 A JP 58003015A JP 301583 A JP301583 A JP 301583A JP S59127422 A JPS59127422 A JP S59127422A
- Authority
- JP
- Japan
- Prior art keywords
- turn
- circuit
- voltage
- diode
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents
- H03K17/732—Measures for enabling turn-off
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、大電力インバータ装置等に用いられるゲート
ターンオフサイリスタ（以下、ＧＴＯと略記する）のタ
ーンオフ回路に係シ、特にスイッチング素子の過電圧保
護回路に関する。
ターンオフサイリスタ（以下、ＧＴＯと略記する）のタ
ーンオフ回路に係シ、特にスイッチング素子の過電圧保
護回路に関する。
従来、ＧＴＯのターンオフ回路は、第１図に示すように
構成され、パルストランスを介して光分な立ち上が夕と
ピーク値を持つオフゲート電流を供給してＧＴＯを確実
にターンオフさせるようになっている。即ち、第１図の
ターンオフ回路においては、ターンオフ動作用電源であ
る直流電源１、逆電流防止用のダイオード２、パルスト
ランス３の一次巻線４，５およびスイッチング素子（た
とえばトランジスタ）６が直列に接続されている。パル
ストランス３の上記−次巻線４，５および二次巻線７の
極性はそれぞれ図示の通シである。８は一次巻線４に並
列接続されたエネルギー還流用のダイオード、９は−次
巻線５に並列接続されたエネルギー還流用の抵抗、１０
は直流電源１の正極端に一端が接続された充電用抵抗、
１１はこの抵抗１０の他端と直流電源１の負極端との間
に接続された充放電用コンデンサ、１２は上記抵抗１０
の他端と一次巻線４．５の接続点（Ｂ点）との間に接続
された逆流防止用ダイオードである。１３はターンオフ
信号が入力すると前記トランジスタ６をターンオンさせ
、ターンオフ信号入力が終了すると上記トランジスタ６
をターンオフするスイッチ制御回路であシ、ここではペ
ース回路と称する。１４はＧＴＯであり、″そのダート
・カソード間に前記ノ（ルストランスの二次巻線７およ
びサイリスタ１５が直列に接続されている。１６はター
ンオフ信号が入力すると上記サイリスタ１５をターンオ
ンさせるスイッチ制御回路であ及、ここではダート回路
と称する。１７は制御信号発生回路であって、ＧＴＯＩ
４’ｅターンオンさせるときにターンオン信号を出力し
、ＧＴＯＪ４’ｉターンオフさせるときにターンオフ信
号を出力する。
構成され、パルストランスを介して光分な立ち上が夕と
ピーク値を持つオフゲート電流を供給してＧＴＯを確実
にターンオフさせるようになっている。即ち、第１図の
ターンオフ回路においては、ターンオフ動作用電源であ
る直流電源１、逆電流防止用のダイオード２、パルスト
ランス３の一次巻線４，５およびスイッチング素子（た
とえばトランジスタ）６が直列に接続されている。パル
ストランス３の上記−次巻線４，５および二次巻線７の
極性はそれぞれ図示の通シである。８は一次巻線４に並
列接続されたエネルギー還流用のダイオード、９は−次
巻線５に並列接続されたエネルギー還流用の抵抗、１０
は直流電源１の正極端に一端が接続された充電用抵抗、
１１はこの抵抗１０の他端と直流電源１の負極端との間
に接続された充放電用コンデンサ、１２は上記抵抗１０
の他端と一次巻線４．５の接続点（Ｂ点）との間に接続
された逆流防止用ダイオードである。１３はターンオフ
信号が入力すると前記トランジスタ６をターンオンさせ
、ターンオフ信号入力が終了すると上記トランジスタ６
をターンオフするスイッチ制御回路であシ、ここではペ
ース回路と称する。１４はＧＴＯであり、″そのダート
・カソード間に前記ノ（ルストランスの二次巻線７およ
びサイリスタ１５が直列に接続されている。１６はター
ンオフ信号が入力すると上記サイリスタ１５をターンオ
ンさせるスイッチ制御回路であ及、ここではダート回路
と称する。１７は制御信号発生回路であって、ＧＴＯＩ
４’ｅターンオンさせるときにターンオン信号を出力し
、ＧＴＯＪ４’ｉターンオフさせるときにターンオフ信
号を出力する。
このターンオフ信号は、前記ペース回路１３およびダー
ト回路１６に供給される。また、１８は上記ターンオン
信号を受けてＧＴＯ１４をターンオンさせるためのター
ンオン回路である。
ト回路１６に供給される。また、１８は上記ターンオン
信号を受けてＧＴＯ１４をターンオンさせるためのター
ンオン回路である。
次に、上記第１図のターンオフ回路の動作を説明する。
ここで、説明の簡単化のためにパルストランス３の一次
巻線４，５の巻数比が１＝１であシ、−次巻線対二次巻
線の巻数比がｎ：１であるものとする。定常状態ではコ
ンデンサ８の電圧Ｅ。は直流電源１の電圧Ｅよシも後述
する如く高くなっており（Ｅｃ＞１、ダイオード２はオ
フになっている。
巻線４，５の巻数比が１＝１であシ、−次巻線対二次巻
線の巻数比がｎ：１であるものとする。定常状態ではコ
ンデンサ８の電圧Ｅ。は直流電源１の電圧Ｅよシも後述
する如く高くなっており（Ｅｃ＞１、ダイオード２はオ
フになっている。
また、ＧＴＯ１４がターン信号によってターンオンし、
オン状態になっているものとする。
オン状態になっているものとする。
いま、制御信号発生回路１７から所定幅のターンオフ信
号が発せられると、ペース回路１３およびダート回路１
６が動作し、トランジスタ６およびサイリスタ１５がタ
ーンオンする。このとき、パルストランス３の一次巻線
５の両端間（Ｂ点、Ｃ点間）にはコンデンサ１ノの電圧
ＥＣが印加され、−次巻線４には電圧ＥＣが誘起され、
その一端であるＡ点の電位は２ Ｅ、となる。
号が発せられると、ペース回路１３およびダート回路１
６が動作し、トランジスタ６およびサイリスタ１５がタ
ーンオンする。このとき、パルストランス３の一次巻線
５の両端間（Ｂ点、Ｃ点間）にはコンデンサ１ノの電圧
ＥＣが印加され、−次巻線４には電圧ＥＣが誘起され、
その一端であるＡ点の電位は２ Ｅ、となる。
ここで、２Ｅｃ＞Ｅであるから、ダイオード２は逆バイ
アスされ、直流電源１がらパルストランス３への電流の
流入はない。また、このときパルストランス３の二次巻
線７にはＥ （／ｎの電圧が現われる＠こζで、パルス
トランス３の一次側に換算した二次側のＧＴＯ１４の抵
抗ｔ−Ｒ１、コンデンサ１１の容量をＣとすると、ＲＩ
ＸＣの時定数でコンデンサ１１が放電し、パルストラン
ス３の二次側のＧＴＯ１４のカソード・ダート間にはオ
フゲート（ターンオフ）電流が供給される。この場合、
コンデンサ１１の容量およびパルストランス３のインダ
クタンスを調整することにょシ、上記オフゲート電流は
、立ち上がフが速く、ピーク値の大きなものが得られる
。やがて、コンデンサ１ノの両端電圧がＥ／２に低下す
ると２、前記Ａ点の電位がＥとなり、さらに、コンデン
サ１１が放電してＢ点の電圧がＥ／２よシ低くなるとダ
イオード２が順バイアスされる。これによって、直流電
源１、ダイオード２、−次巻線４，５およびトランジス
タ６の直列経路に電流が流れ、二次巻線７にはＥ／２ｎ
に減じた電圧が誘起され、ＧＴＯ１４のカソード・ダー
ト間には比較的低電流が供給され続ける。なお、このと
き、ダイオード１２は逆バイアスされるので、−次巻線
４を通った電流がコンデンサ１１に流れ込むことはない
。次いで、ターンオフ信号期間が終了してトランジスタ
６がターンオフすると、／Ｊ？ルストランス３の励磁エ
ネルギーが抵抗９およびダイオード８を通じて還流し、
コンデンサ１１は充電用抵抗１０を通じて直流電源１に
ょル再光電される。また、上記ターンオフ時に、パルス
トランス３の二次巻線７にはその極性とは逆方向の電圧
が発生し、これによってサイリスタ１５は逆バイアスさ
れてターンオンし、ＧＴ。
アスされ、直流電源１がらパルストランス３への電流の
流入はない。また、このときパルストランス３の二次巻
線７にはＥ （／ｎの電圧が現われる＠こζで、パルス
トランス３の一次側に換算した二次側のＧＴＯ１４の抵
抗ｔ−Ｒ１、コンデンサ１１の容量をＣとすると、ＲＩ
ＸＣの時定数でコンデンサ１１が放電し、パルストラン
ス３の二次側のＧＴＯ１４のカソード・ダート間にはオ
フゲート（ターンオフ）電流が供給される。この場合、
コンデンサ１１の容量およびパルストランス３のインダ
クタンスを調整することにょシ、上記オフゲート電流は
、立ち上がフが速く、ピーク値の大きなものが得られる
。やがて、コンデンサ１ノの両端電圧がＥ／２に低下す
ると２、前記Ａ点の電位がＥとなり、さらに、コンデン
サ１１が放電してＢ点の電圧がＥ／２よシ低くなるとダ
イオード２が順バイアスされる。これによって、直流電
源１、ダイオード２、−次巻線４，５およびトランジス
タ６の直列経路に電流が流れ、二次巻線７にはＥ／２ｎ
に減じた電圧が誘起され、ＧＴＯ１４のカソード・ダー
ト間には比較的低電流が供給され続ける。なお、このと
き、ダイオード１２は逆バイアスされるので、−次巻線
４を通った電流がコンデンサ１１に流れ込むことはない
。次いで、ターンオフ信号期間が終了してトランジスタ
６がターンオフすると、／Ｊ？ルストランス３の励磁エ
ネルギーが抵抗９およびダイオード８を通じて還流し、
コンデンサ１１は充電用抵抗１０を通じて直流電源１に
ょル再光電される。また、上記ターンオフ時に、パルス
トランス３の二次巻線７にはその極性とは逆方向の電圧
が発生し、これによってサイリスタ１５は逆バイアスさ
れてターンオンし、ＧＴ。
１４のターンオフ動作が終了する。
第２図は、前記トランジスタ６がターンオフした際のそ
のコレクタ・エミッタ間電圧ｖｃＥヲ示しておＪ、ｖｐ
はノ４ルストランス３の励磁インダクタンス等により蓄
積されたエネルギーが抵抗９およびダイオード８を通じ
て還流する直前のピーク値、ｖｃは上記エネルギーが還
流した後の定常状態における値である。上記ピーク値■
１は、トランジスタ６がターンオフする前のノぞルスト
ランス３の一次巻線４，５に流れる電流の実効値および
エネルギーの還流回路（ダイオード８および抵抗９）の
配線のインダクタンスに依存する。また、還流用のダイ
オード８は、順バイアスされてから通常の順電圧降下に
到る数μＳの間は、比較的大きな値の抵抗体として作用
し、この等測的抵抗体での電圧降下Ｖｆｒも前記ピーク
値ｖ、ヲ大きくする方向に作用する。しかも、大容蓋、
高周波用途のＧＴＯにはピーク値の大きいターンオフ電
流を供給する必要がちシ、直流電源１の電圧Ｅとしては
数十〜数百Ｖにも達する。したがって、前記トランジス
タ６のコレクタ・エミッタ間電圧ＶｃＫの瞬時のはね上
がり（ピーク値ＶＰ）は直流電源電圧Ｅの１．５〜２倍
に達することがある。
のコレクタ・エミッタ間電圧ｖｃＥヲ示しておＪ、ｖｐ
はノ４ルストランス３の励磁インダクタンス等により蓄
積されたエネルギーが抵抗９およびダイオード８を通じ
て還流する直前のピーク値、ｖｃは上記エネルギーが還
流した後の定常状態における値である。上記ピーク値■
１は、トランジスタ６がターンオフする前のノぞルスト
ランス３の一次巻線４，５に流れる電流の実効値および
エネルギーの還流回路（ダイオード８および抵抗９）の
配線のインダクタンスに依存する。また、還流用のダイ
オード８は、順バイアスされてから通常の順電圧降下に
到る数μＳの間は、比較的大きな値の抵抗体として作用
し、この等測的抵抗体での電圧降下Ｖｆｒも前記ピーク
値ｖ、ヲ大きくする方向に作用する。しかも、大容蓋、
高周波用途のＧＴＯにはピーク値の大きいターンオフ電
流を供給する必要がちシ、直流電源１の電圧Ｅとしては
数十〜数百Ｖにも達する。したがって、前記トランジス
タ６のコレクタ・エミッタ間電圧ＶｃＫの瞬時のはね上
がり（ピーク値ＶＰ）は直流電源電圧Ｅの１．５〜２倍
に達することがある。
上述したように、従来はトランジスタ６を過電圧から保
護するために一次巻線４，５に並列にダイオード８、抵
抗９′！ｉ−接続しているが、次のような欠点がある。
護するために一次巻線４，５に並列にダイオード８、抵
抗９′！ｉ−接続しているが、次のような欠点がある。
即ち、（ａ）抵抗９によシミ流を減衰させているが、抵
抗９は発熱体となシ、回路構成上、他の部品に対する取
付は位置の関係からターンオフ回路の小皺化の妨げとな
る。
抗９は発熱体となシ、回路構成上、他の部品に対する取
付は位置の関係からターンオフ回路の小皺化の妨げとな
る。
（ｂ）ダイオード８として耐圧の高いものを選ぶ必要が
あるが、耐圧が高いほど電圧降下Ｖｆｒも大きくなり、
前記コレクタ・エミッタ間電圧Ｖ。Ｆ。
あるが、耐圧が高いほど電圧降下Ｖｆｒも大きくなり、
前記コレクタ・エミッタ間電圧Ｖ。Ｆ。
のビー・り値ｖＰ−６よシ大きくする方向に作用する。
（ｃ）還流回路そのものの配線インダクタンスおよび抵
抗の誘導成分等によシ前記ピーク値ｖＰヲ大きくする方
向に作用する。
抗の誘導成分等によシ前記ピーク値ｖＰヲ大きくする方
向に作用する。
本発明は上記の事情に鑑みてなされたもので、パルスト
ランスの一次巻憩に直列接続されたスイッチング素子を
過電圧から保護でき、しかも使用部品点数の削減、信頼
性の向上を図９、小形化および軽量化が可能なダートタ
ーンオフサイリスタのターンオフ回路を提供するもので
ある。
ランスの一次巻憩に直列接続されたスイッチング素子を
過電圧から保護でき、しかも使用部品点数の削減、信頼
性の向上を図９、小形化および軽量化が可能なダートタ
ーンオフサイリスタのターンオフ回路を提供するもので
ある。
即ち、本発明のＧＴＯのターンオフ回路は、ノクルスト
ランスの一次巻線に直列接続されたスイッチング素子に
対して、並列に定電圧ダイオードを接続し、前記パルス
トランスの一次巻線に並列接続されたエネルギー還流用
のダイオードおよび抵抗を除去したことを特徴とするも
のである。
ランスの一次巻線に直列接続されたスイッチング素子に
対して、並列に定電圧ダイオードを接続し、前記パルス
トランスの一次巻線に並列接続されたエネルギー還流用
のダイオードおよび抵抗を除去したことを特徴とするも
のである。
これによって、スイッチング素子にかかる瞬時の過電圧
を定電圧ダイオードで制限するようになシ、エネルギー
還流用の高耐圧ダイオードおよび抵抗が除去されている
ので抵抗による発熱および高耐圧ダイオードの電圧降下
とか還流回路の配線インダクタンスによる過電圧の増大
作用の問題が解消されると共に部品点数が削減され、信
頼性が高く小型化、軽量化が可能なターンオフ回路が得
られる。
を定電圧ダイオードで制限するようになシ、エネルギー
還流用の高耐圧ダイオードおよび抵抗が除去されている
ので抵抗による発熱および高耐圧ダイオードの電圧降下
とか還流回路の配線インダクタンスによる過電圧の増大
作用の問題が解消されると共に部品点数が削減され、信
頼性が高く小型化、軽量化が可能なターンオフ回路が得
られる。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。第３図に示すＧＴＯのターンオフ回路は、第１図を
参照して前述したターンオフ回路に比べて、−次巻線４
，５に並列接続されてｂたエネルギー還流用の高耐圧ダ
イオード（第１図８）および抵抗（第１図９）が省略さ
れ、−次巻線４，５に直列接続のトランジスタ６に並列
に定電圧ダイオード３ｏが図示極性で接続されている点
が異なシ、その他は同じであるから第３図中第１図と同
一部分には同一符号を付してその説明を省略する。
る。第３図に示すＧＴＯのターンオフ回路は、第１図を
参照して前述したターンオフ回路に比べて、−次巻線４
，５に並列接続されてｂたエネルギー還流用の高耐圧ダ
イオード（第１図８）および抵抗（第１図９）が省略さ
れ、−次巻線４，５に直列接続のトランジスタ６に並列
に定電圧ダイオード３ｏが図示極性で接続されている点
が異なシ、その他は同じであるから第３図中第１図と同
一部分には同一符号を付してその説明を省略する。
上記構成における動作が前述した第１図のターンオフ回
路の動作と異なる点は、トランジスタ６のターンオフに
際してパルスト２ンス３の励磁インダクタンス等の蓄積
エネルギーにょルトランリスタ６のコレクタ・エミッタ
間電圧ＶｃＥが上昇しようとしてもそのコレクタ・エミ
ッタ間に並列の定電圧ダイオード３ｏにょ力制限される
ことによってトランジスタ６が過電圧から保護されるこ
とである。この際、−次巻線４．５には抵抗（第１図９
）とか高耐圧のダイオード（第１図８）とかが並列接続
されていないので、発熱とか過電圧の増大作用が生じる
ことはなく、ターンオフ回路の信頼性が高くなシ、小型
化、軽量化が可能になる。また、定電圧ダイオード３０
は、導通に要する時間を従来例における上記高耐圧ダイ
オードおよび抵抗の組み合わせに比べて一般に短縮でき
るので、過電圧保護動作上都合が良い。
路の動作と異なる点は、トランジスタ６のターンオフに
際してパルスト２ンス３の励磁インダクタンス等の蓄積
エネルギーにょルトランリスタ６のコレクタ・エミッタ
間電圧ＶｃＥが上昇しようとしてもそのコレクタ・エミ
ッタ間に並列の定電圧ダイオード３ｏにょ力制限される
ことによってトランジスタ６が過電圧から保護されるこ
とである。この際、−次巻線４．５には抵抗（第１図９
）とか高耐圧のダイオード（第１図８）とかが並列接続
されていないので、発熱とか過電圧の増大作用が生じる
ことはなく、ターンオフ回路の信頼性が高くなシ、小型
化、軽量化が可能になる。また、定電圧ダイオード３０
は、導通に要する時間を従来例における上記高耐圧ダイ
オードおよび抵抗の組み合わせに比べて一般に短縮でき
るので、過電圧保護動作上都合が良い。
第４図は、本発明の他の実施例に係るターンオフ回路を
示しておシ、第３図のターンオフ回路に比べて、充電用
抵抗１０および逆流防止用コンデンサ１２が省略され、
コンデンサ１１の一端が直接に一次巻線４，５の接続点
（Ｂ点）に接続されている点が異外り、その他は同じで
あるので同じ符号を付している。上記ターンオフ回路に
おける動作が第３図のターンオフ回路の動作と異々る点
は、トランジスタ６がターンオフした際にパルストラン
ス３の励磁インダクタンス等に蓄積されたエネルギーに
よってコンデンサ１１が再充電されることである。また
、第４図のターンオフ回路においては、定常状態におけ
るコンデンサ１１の電圧ＥＣは直流電源電圧Ｅよシ大き
く、トランジスタ６のコレクタ・エミッタ間電圧ｖｃＥ
の定常値Ｖ。は上記ＥＣに等しく、トランジスタ６のタ
ーンオフ直後のコレクタ・エミッタ間電圧の過渡的なは
ね上がり（ピーク値）ｖＰは上記Ｅ０よりも太きい。し
たがって、第４図のターンオフ回路におけるトランジス
タ６の電圧定格は、第３図のターン第１回路におけるト
ランジスタ６の電圧定格よりも厳しいことになる。
示しておシ、第３図のターンオフ回路に比べて、充電用
抵抗１０および逆流防止用コンデンサ１２が省略され、
コンデンサ１１の一端が直接に一次巻線４，５の接続点
（Ｂ点）に接続されている点が異外り、その他は同じで
あるので同じ符号を付している。上記ターンオフ回路に
おける動作が第３図のターンオフ回路の動作と異々る点
は、トランジスタ６がターンオフした際にパルストラン
ス３の励磁インダクタンス等に蓄積されたエネルギーに
よってコンデンサ１１が再充電されることである。また
、第４図のターンオフ回路においては、定常状態におけ
るコンデンサ１１の電圧ＥＣは直流電源電圧Ｅよシ大き
く、トランジスタ６のコレクタ・エミッタ間電圧ｖｃＥ
の定常値Ｖ。は上記ＥＣに等しく、トランジスタ６のタ
ーンオフ直後のコレクタ・エミッタ間電圧の過渡的なは
ね上がり（ピーク値）ｖＰは上記Ｅ０よりも太きい。し
たがって、第４図のターンオフ回路におけるトランジス
タ６の電圧定格は、第３図のターン第１回路におけるト
ランジスタ６の電圧定格よりも厳しいことになる。
なお、本発明は上記実施例に限られるものではなく、コ
ンデンサに蓄積された電荷をノソルストランスを介して
スイッチング素子によシ放電してピーク値の大きいＧＴ
Ｏターンオフ電流を得るターンオフ回路に本発明を適用
可能である。
ンデンサに蓄積された電荷をノソルストランスを介して
スイッチング素子によシ放電してピーク値の大きいＧＴ
Ｏターンオフ電流を得るターンオフ回路に本発明を適用
可能である。
また、前記バイポーラ形のトランジスタ６に代えて他の
スイッチング素子、たとえばＦＥＴ（電界効果形トラン
ジスタ）、ＧＴＯｌＳＣＲ（シリコン制御整流素子）な
どを使用し得ることは言うまでもなく、第５図はＧＴＯ
５０およびそのｒ−ト制御回路５１を用いた変形例を示
している。ここで、定電圧ダイオード３０はＧＴＯ５０
のアノード・カンード間に並列接続されており、４．５
は一次巻線、１１はコンデンサである。
スイッチング素子、たとえばＦＥＴ（電界効果形トラン
ジスタ）、ＧＴＯｌＳＣＲ（シリコン制御整流素子）な
どを使用し得ることは言うまでもなく、第５図はＧＴＯ
５０およびそのｒ−ト制御回路５１を用いた変形例を示
している。ここで、定電圧ダイオード３０はＧＴＯ５０
のアノード・カンード間に並列接続されており、４．５
は一次巻線、１１はコンデンサである。
第６図は、トランジスタ６に過電圧保護のために並列接
続される定電圧ダイオード６０に直列にダイオード６ノ
を挿入して組み合わせた例を示している。ここで、ダイ
オード６１の電圧定格は、定電圧ダイオード６０による
電圧降下が存在するため、従来例の還流用ダイオード（
第１図８）の電圧定格よシも小さなものを選ぶことがで
き、上記ダイオード６１の電圧降下が過電圧発生に寄与
する割合は少ない。
続される定電圧ダイオード６０に直列にダイオード６ノ
を挿入して組み合わせた例を示している。ここで、ダイ
オード６１の電圧定格は、定電圧ダイオード６０による
電圧降下が存在するため、従来例の還流用ダイオード（
第１図８）の電圧定格よシも小さなものを選ぶことがで
き、上記ダイオード６１の電圧降下が過電圧発生に寄与
する割合は少ない。
上述したように本発明のＧＴＯのターンオフ回路によれ
ば、パルストランスの一次巻線に直列接続されたスイッ
チング素子のター／オフ時にその両端に発生する過渡的
な電圧のはね上がフを定電圧ダイオードによシ抑制する
ことができるので、抵抗およびダイオードからなる還流
回路を省略でき、回路部品点数の減少、発熱部品の除去
に伴ってターンオフ回路の小形化、軽量化、高信頼性の
確保を実現できる。また、上記還流回路を省略できるの
で、部品取付けに伴なう配線インダクタンスを小さくで
き、過電圧そのものの発生を低減できるので、スイッチ
ング素子の電圧定格を従来に比べて３／４〜２／３倍に
小さくとることができ、ターンオフ回路の軽量化だけで
なく低価格化を実現できる。
ば、パルストランスの一次巻線に直列接続されたスイッ
チング素子のター／オフ時にその両端に発生する過渡的
な電圧のはね上がフを定電圧ダイオードによシ抑制する
ことができるので、抵抗およびダイオードからなる還流
回路を省略でき、回路部品点数の減少、発熱部品の除去
に伴ってターンオフ回路の小形化、軽量化、高信頼性の
確保を実現できる。また、上記還流回路を省略できるの
で、部品取付けに伴なう配線インダクタンスを小さくで
き、過電圧そのものの発生を低減できるので、スイッチ
ング素子の電圧定格を従来に比べて３／４〜２／３倍に
小さくとることができ、ターンオフ回路の軽量化だけで
なく低価格化を実現できる。
第１図は従来のダートターンオフサイリスタのターンオ
フ回路を示す回路図、第２図は第１図のトランジスタの
コレクタ・エミッタ間電圧ｖｃ１．の変化を示す波形図
、第３図は本発明に係るダートターンオフサイリスタの
ターンオフ回路の一実施例を示す回路図、第４図は同じ
く他の実施例に係るターンオフ回路の要部を示す回路図
、第５図は第４図のトランジスタ部の変形例を示す回路
図、第６図は第４図の定電圧ダイオード部の変形例を示
す回路図である。 ３・・・パルストランス、４，５・・・−次巻線、６・
・・トランジスタ（スイッチング素子）、７・・・二次
巻線、１１・・・コンデンサ、１３・・・スイッチ制御
回路、１４・・・ＧＴｏ、３ｏ、６ｏ・・・定電圧ダイ
オード。 出願人代理人 弁理士 鈴 江 武 彦第１図 １ 第２図 Ｖ。 ［ １
フ回路を示す回路図、第２図は第１図のトランジスタの
コレクタ・エミッタ間電圧ｖｃ１．の変化を示す波形図
、第３図は本発明に係るダートターンオフサイリスタの
ターンオフ回路の一実施例を示す回路図、第４図は同じ
く他の実施例に係るターンオフ回路の要部を示す回路図
、第５図は第４図のトランジスタ部の変形例を示す回路
図、第６図は第４図の定電圧ダイオード部の変形例を示
す回路図である。 ３・・・パルストランス、４，５・・・−次巻線、６・
・・トランジスタ（スイッチング素子）、７・・・二次
巻線、１１・・・コンデンサ、１３・・・スイッチ制御
回路、１４・・・ＧＴｏ、３ｏ、６ｏ・・・定電圧ダイ
オード。 出願人代理人 弁理士 鈴 江 武 彦第１図 １ 第２図 Ｖ。 ［ １
Claims (1)
- パルストランスの一次巻線とスイッチング素子とを直列
接続し、上記スイッチング素子をターンオンさせたとき
にコンデンサの蓄積電荷を上記−次巻線の一部を経て上
記スイッチング素子に放電させ、このときのパルストラ
ンスの二次側からダートターンオフサイリスタにオフゲ
ート電流を供給するダートターンオフサイリスタのター
ンオフ回路において、前記スイッチング素子に並列に定
電圧ダイオードを接続してなシ、上記スイッチング素子
のターンオフ時にスイッチング素子にかかる過電圧を定
電圧ダイオードによシ抑制するようにしたことを特徴と
するダートターンオフサイリスタのターンオフ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58003015A JPS59127422A (ja) | 1983-01-12 | 1983-01-12 | ゲ−トタ−ンオフサイリスタのタ−ンオフ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58003015A JPS59127422A (ja) | 1983-01-12 | 1983-01-12 | ゲ−トタ−ンオフサイリスタのタ−ンオフ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59127422A true JPS59127422A (ja) | 1984-07-23 |
Family
ID=11545508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58003015A Pending JPS59127422A (ja) | 1983-01-12 | 1983-01-12 | ゲ−トタ−ンオフサイリスタのタ−ンオフ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59127422A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760619A (en) * | 1995-08-30 | 1998-06-02 | Nec Corporation | Piezoelectric transformer driver circuit |
-
1983
- 1983-01-12 JP JP58003015A patent/JPS59127422A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760619A (en) * | 1995-08-30 | 1998-06-02 | Nec Corporation | Piezoelectric transformer driver circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734563A (en) | Synchronous rectification type converter | |
| US5200878A (en) | Drive circuit for current sense igbt | |
| US4365171A (en) | Low loss snubber circuit | |
| KR100760085B1 (ko) | 스위칭 전원 공급장치 및 스위칭 방법 | |
| EP0568279A1 (en) | High frequency resonant gate drive for a power MOSFET | |
| US5379206A (en) | Low loss snubber circuit with active recovery switch | |
| JP2002153054A (ja) | スイッチング電源回路 | |
| US20240120831A1 (en) | Protection Circuit of Flyback Converter and Control Method | |
| PT93364B (pt) | Unidade de alimentacao de modo comutativo com funcionamento de modo de prontidao de impulso | |
| US6011702A (en) | Low noise forward/flyback switching power supply | |
| US6377107B1 (en) | Fast turn-off circuit arrangement | |
| JPS59127422A (ja) | ゲ−トタ−ンオフサイリスタのタ−ンオフ回路 | |
| JPH0851776A (ja) | 自励式フライバックコンバータ | |
| JP2004208407A (ja) | 同期整流用ｍｏｓｆｅｔの制御回路 | |
| KR890004975B1 (ko) | Gto 사이리스터의 스너버회로 | |
| KR970003237B1 (ko) | 전류 불연속모드의 타려식 스위칭전원의 소프트 스위칭회로 | |
| JPH05244765A (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| JPH07143733A (ja) | スナバ回路 | |
| JPS60157194A (ja) | Ｘ線発生器用のインバ−タドライバ | |
| JP2002095253A (ja) | スイッチング電源装置 | |
| JP2687290B2 (ja) | スイッチング電源装置 | |
| JPS61244264A (ja) | 多出力直流電圧変換回路 | |
| JP3456839B2 (ja) | スイッチング電源 | |
| JP2528422B2 (ja) | スイッチング半導体素子の駆動回路 |