JP2002095253A - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 スイッチング電源装置のスナバ回路の損失低
減が要求されている。 【解決手段】 スイッチング素子３とトランス２の１次
巻線８との直列回路を直流電源１に接続する。トランス
２に出力整流平滑回路４を接続する。スイッチング素子
３をオン・オフするための制御回路５を設ける。１次巻
線８に並列にスナバ回路６ｃを接続する。スナバ回路６
ｃをダイオード１６とコンデンサ１７との直列回路で構
成する。コンデンサ１７に並列に可変インピーダンス素
子としてＦＥＴ２０を接続する。コンデンサ１７の一端
とゲートとの間に定電圧ダイオードＤ1 を接続する。ゲ
ートとコンデンサ１７の他端との間に時定数用抵抗Ｒ1
を接続する。ソースとコンデンサ１７の他端との間に負
帰還用抵抗Ｒ2 を接続する。抵抗Ｒ1 に並列に平滑用コ
ンデンサＣf を接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、負荷に直流電力を
供給するためのスイッチング電源装置に関する。

【０００２】

【従来の技術】従来の典型的なスイッチング電源装置と
してのＤＣ−ＤＣコンバータは、図１に示す例えば整流
平滑回路から成る直流電源１と、出力トランス２と、ス
イッチング素子３と、出力整流平滑回路４と、制御回路
５と、スナバ（snubber）回路即ちサージ吸収回路とを
有する。トランス２は磁気コア７に巻き回され且つ相互
に電磁結合された１次及び２次巻線８、９を有する。Ｆ
ＥＴから成るスイッチング素子３は第１及び第２の主端
子としてドレイン電極Ｄとソース電極Ｓ及び制御端子と
してのゲート電極Ｇを有する。スイッチング素子３の一
方の端子即ちドレイン電極Ｄはインダクタンスを有する
１次巻線８を介して直流電源１の一方の端子１ａに接続
され、スイッチング素子３の他方の端子即ちソース電極
Ｓは直流電源１の他方の端子１ｂに接続されている。出
力整流平滑回路４は整流用ダイオード１０と平滑用コン
デンサ１１とから成る。１次巻線８と２次巻線９との極
性は図１で黒丸で示すように設定されている。従って、
２次巻線９に接続されたダイオード１０はスイッチング
素子３のオン期間に非導通に保たれ、オフ期間に導通状
態となる。平滑用コンデンサ１１はダイオード１０を介
して２次巻線９に並列接続されている。平滑用コンデン
サ１１に接続された対の出力端子１２、１３間に負荷１
４が接続されている。電圧検出回路１５は対の出力端子
１２、１３間の電圧を検出し、制御回路５に送る。電圧
検出回路１５は、一般には、出力電圧を検出するための
分圧抵抗と、基準電圧源と、誤差増幅器とから成り、分
圧抵抗から得られる出力電圧の検出値と基準電圧源の基
準電圧とが誤差増幅器に入力し、誤差増幅器の出力が電
圧検出信号又は電圧帰還制御となる。制御回路５は出力
端子１２、１３間の電圧を一定にするための２値の制御
信号を形成し、これによってスイッチング素子３をオン
・オフ制御する。なお、電圧検出回路１５と制御回路５
とは一般には光結合されている。

【０００３】サージ吸収回路６は、ダイオード１６と、
サージ吸収用コンデンサ１７と抵抗１８とから成る。サ
ージ吸収用コンデンサ１７はダイオード１６を介して１
次巻線８に並列に接続されている。抵抗１８はサージ吸
収用コンデンサ１７に並列に接続されている。ダイオー
ド１６はスイッチング素子３がターンオフした時に１次
巻線８に発生する電圧で順方向バイアスされる向きに接
続されている。

【０００４】このＤＣ−ＤＣコンバータによって負荷１
４に電力を供給する時には、制御回路５から出力される
制御信号をスイッチング素子３に送り、これをオン・オ
フする。スイッチング素子３のオン期間には、電源１と
１次巻線８とスイッチング素子３とから成る閉回路に電
流が流れる。このオン期間には整流平滑用ダイオード１
０が非導通であるので、トランス２のコア７に磁気エネ
ルギが蓄積される。スイッチング素子３のオフ期間 に
は、トランス２の蓄積エネルギの放出によって２次巻線
９に誘起した電圧で整流ダイオード１０が導通し、平滑
用コンデンサ１１及び負荷１４に電力が供給される。

【０００５】ところで、１次巻線８に電流が流れている
状態でスイッチング素子３をオフ状態に転換すると、イ
ンダクタンスを有する１次巻線８に大きなサージ電圧が
発生する。もしサージ吸収回路６を設けなければ、１次
巻線８のサージ電圧と電源１の電圧Ｅs との和の電圧が
スイッチング素子３に加わり、スイッチング素子３が破
壊する恐れがある。しかし、サージ吸収回路６を設ける
と、スイッチング素子３のターンオフ時のサージ電圧の
吸収が生じる。即ち、ＤＣ−ＤＣコンバータの正常動作
中には、サージ吸収用コンデンサ１７が図１に示す極性
に充電されている。スイッチング素子３のターンオフ時
には、１次巻線８の電圧Ｖ1 がサージ吸収用コンデンサ
１７の電圧Ｖc よりも高くなるので、ダイオード１６が
導通状態となり、サージ電圧がコンデンサ１７で吸収さ
れる。ダイオード１６が導通状態の時には、１次巻線８
の電圧Ｖ1 がサージ吸収用コンデンサ１７でクランプさ
れる。その後、１次巻線８の電圧Ｖ1 がサージ吸収用コ
ンデンサ１７の電圧Ｖc よりも低くなると、ダイオード
１６が非導通状態となる。サージ吸収用コンデンサ１７
の放電電流は抵抗１８を介して流れるので、コンデンサ
１７の電圧Ｖc は徐々に低下するが、１次巻線８の電圧
Ｖ1 よりも低くなることはない。

【０００６】

【発明が解決しようとする課題】ところで、図１のＤＣ
−ＤＣコンバータの抵抗１８は固定であり、ここでの電
力消費Ｐは、コンデンサ１７の電圧をＶc 、抵抗１８の
抵抗値をＲとすると、 Ｐ＝Ｖc ^２ ／Ｒ である。このため、重負荷時のサージ電圧を低く抑えよ
うとすると、軽負荷時の消費電力が大きくなる。そこ
で、図１の抵抗１８の代りに、トランジスタ又はＦＥＴ
等の可変インピーダンス素子を接続することが提案され
ている。図２の従来回路では、可変インピーダンス素子
としての電界効果トランジスタ即ちＦＥＴ２０が抵抗１
９を介してコンデンサ１７に並列に接続されている。ま
た、ＦＥＴ２０のドレインＤとゲートＧとの間にアバラ
ンシェダイオードから成る定電圧ダイオードＤ1 が接続
され、ゲートとソースとの間にはバイアス用抵抗Ｒ1 が
接続されている。この図２の回路において、コンデンサ
１７の電圧がフライバック電圧によって所定値以上に高
くなると、定電圧ダイオードＤ1 がアバランシェ降伏
し、ＦＥＴ２０のゲート・ソース間電圧ＶGSがそのしき
い値Ｖth以上になってＦＥＴ２０がオンになり、コンデ
ンサ１７の放電電流が抵抗１９とＦＥＴ２０に流れ、コ
ンデンサ１７の電圧上昇が抑えられる。コンデンサ１７
の電圧は負荷１４の大きさにほぼ比例し、負荷が小さい
時に低くなる。従って、軽負荷時には定電圧ダイオード
Ｄ1 がオフに保たれ、ＦＥＴ２０もオフに保たれる。こ
の結果、軽負荷におけるコンデンサ１７の放電による電
力損失を低減することができる。しかし、重負荷におい
てコンデンサ１７の電圧が定電圧ダイオードＤ1 をオン
にするレベルに達すると、コンデンサ１７の放電電流が
ＦＥＴ２０を通してパルス状に瞬間的に流れ、ＦＥＴ２
０にストレスが加わり、ＦＥＴ２０として小さなＦＥＴ
を用いた場合、ＦＥＴ２０を劣化させる。なお、ＦＥＴ
２０の電流のピーク値は図５（Ａ）に示すように例えば
２Ａ程度の大きな値になる。なお、ＦＥＴ２０は高価で
あるので、ＦＥＴ２０の代りに可変インピーダンス素子
としてバイポーラトランジスタを使用することがある
が、この場合には、コンデンサ１７のパルス状放電流に
よってトランジスタが２次降伏して破壊することがあ
る。

【０００７】そこで、本発明の目的は軽負荷時における
スナバ回路の損失を大幅に低減し且つ重負荷時における
可変インピーダンス素子に対するストレスを抑制するこ
とができるスナバ回路を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
の本発明は、インダクタンスを有する巻線と、前記巻線
に電流を断続的に流すためのスイッチング手段と、前記
スイッチング手段をオフにすることによって前記巻線の
電流を遮断した時に発生するサ−ジ電圧を吸収するため
のスナバ回路とを備えたスイッチング電源装置であっ
て、前記スナバ回路が、前記巻線に対して並列に接続さ
れたサ−ジ吸収用コンデンサと、第１及び第２の主端子
と制御端子とを有し、前記第１の主端子が前記コンデン
サの一端に接続され、前記第２の主端子が前記コンデン
サの他端に接続されている制御可能な可変インピ−ダン
ス素子と、前記コンデンサの電圧によって前記可変イン
ピ−ダンス素子を導通させるために前記コンデンサの一
端と前記制御端子との間に接続された素子と、前記第２
の主端子と前記コンデンサの他端との間に接続された負
帰還用インピ−ダンスとから成ることを特徴とするスイ
ッチング電源装置に係わるものである。

【０００９】なお、請求項２に示すように、請求項１と
同様な負帰還用インピーダンスを有するスナバ回路をト
ランスの１次巻線又は2次巻線又はスイッチに並列に接
続することができる。また、請求項３に示すように、ス
ナバ回路における可変インピーダンス素子の制御端子を
第２の主端子との間に印加する電圧を平滑するための平
滑手段を設けることができる。また、請求項４と同様な
平滑手段を含むスナバ回路を、請求項５に示すように、
１次巻線又は２次巻線又はスイッチに並列に接続するこ
とができる。また、請求項５に示すように、バイアス用
抵抗を設け、平滑手段をバイアス用抵抗に並列接続した
コンデンサとすることが望ましい。

【００１０】

【発明の効果】各請求項の発明によれば、軽負荷時にス
ナバ回路の損失を大幅に低減することができる。即ち、
軽負荷時に可変インピーダンス素子を非導通状態又は高
インピ−ダンス状態に保ち、サージ吸収用コンデンサの
放電を抑制し、損失を少なくすることができる。また、
負帰還作用又は平滑作用によって重負荷時にサージ吸収
用コンデンサの放電電流が急激に流れるのを防止し、可
変インピーダンス素子に対するストレスを小さくし、信
頼性を向上させることができる。また、高い耐ストレス
性が要求されないので、低コストの素子を可変インピー
ダンス素子に使用することができる。また、請求項１及
び２の発明によれば、重負荷時においてサージ吸収用コ
ンデンサが可変インピーダンス素子を介して放電する時
に負帰還作用による電流制限が生じ、放電電流のピーク
が大幅に低下する。従って、可変インピーダンス素子に
対するストレスの低減を容易に達成することができる。
また、請求項３〜５の発明によれば、可変インピーダン
ス素子が平滑作用を伴なって駆動され、可変インピーダ
ンス素子に電流の急激な増大が防止される。従って、比
較的容易に電流抑制を達成することができる。また、請
求項５の発明によれば、簡単な回路で平滑作用を得るこ
とができる。

【００１１】

【実施形態】次に、図２〜図９を参照して本発明の実施
形態を説明する。但し、図３〜図９において図１及び図
２と実質的に同一の部分には同一の符号を付してその説
明を省略する。

【００１２】

【第１の実施形態】図３に示す第１の実施形態のスイッ
チング電源装置は、図２の装置と同様に、直流電源１、
トランス２、スイッチング素子３、整流平滑回路４、ス
イッチ制御回路５、電圧検出回路１５を有している。Ｆ
ＥＴから成るスイッチング素子３に直列に接続されたト
ランス２の１次巻線８には本発明に従う改良されたスナ
バ回路６ｂが接続されている。このスナバ回路６ｂは図
２の従来のスナバ回路６ａと同様に逆流阻止用ダイオー
ド１６及びサージ吸収用コンデンサ１７を有し、これ等
の直列回路は１次巻線８に並列に接続されている。な
お、ダイオード１６は破線で示すようにコンデンサ１７
の他端１７ｂと１次巻線８との間に接続することができ
る。放電回路を形成するための可変インピーダンス素子
としてのＦＥＴ２０はコンデンサ１７に並列に接続され
ている。即ち、Ｎチャネル型ＦＥＴ２０の第１の主端子
としてのドレインがコンデンサ１７の一端１７ａに接続
され、第２の主端子としてのソースが負帰還用抵抗Ｒ2
を介してコンデンサ１７の他端１７ｂに接続されてい
る。ＦＥＴ２０のドレインと制御端子としてのゲートと
の間に電圧−電流非線形特性を有する素子としてアバラ
ンシェダイオードから成る定電圧ダイオードＤ1 が接続
されている。また、ＦＥＴ２０のゲートとコンデンサ１
７の他端との間にバイアス用抵抗Ｒ1 が接続されてい
る。

【００１３】図３のスナバ回路６ｂの基本的動作は図２
のスナバ回路６ａと同一であり、負荷１４が軽い時には
スイッチング素子３のオフ期間にトランス２から放出さ
れるエネルギーが少ないので、コンデンサ１７の電圧が
さほど高くならず、定電圧ダイオードＤ1 及びＦＥＴ２
０がオフに保たれ、コンデンサ１７の放電が阻止され、
電力損失が実質的に発生しない。

【００１４】負荷１４が重くなると、スイッチング素子
３のオフ期間にトランス２から放出されるエネルギーが
大きくなるので、コンデンサ１７の電圧が高くなる。コ
ンデンサ１７の電圧が定電圧ダイオードＤ1 の所定の降
伏電圧よりも高くなると、定電圧ダイオードＤ1 が導通
し、コンデンサ１７の電圧Ｖc から定電圧ダイオードＤ
1 の電圧Ｖd を減算した値即ちＶc −Ｖd がＦＥＴ２０
のゲートとコンデンサ１７の他端１７ｂとの間に印加さ
れ、ＦＥＴ２０が導通する。ＦＥＴ２０が導通すると、
このソース電流Ｉs が負帰還用抵抗Ｒ2 を介して流れ
る。この結果、負帰還用抵抗Ｒ2 でＩs Ｒ2 の電圧降下
が生じ、ＦＥＴ２０のゲート・ソース間の電圧Ｖgsは次
式で示す値になる。 Ｖgs＝Ｖc −Ｖd −Ｉs Ｒ2 この式から明らかなようにソース電流Ｉs が大きくなろ
うとすると、ゲート・ソース間電圧Ｖgsが低下する。こ
の様な負帰還動作が生じると、ＦＥＴ２０のドレイン電
流及びソース電流の急激な増大が抑制され、コンデンサ
１７の放電は緩やかに進み且つＦＥＴ２０を流れる電流
のピーク値が低くなる。これにより、ＦＥＴ２０に対す
る電流ストレスが小さくなり、ＦＥＴ２０の劣化及び信
頼性の低下を防ぐことができる。また、ストレスが小さ
いので、ＦＥＴ２０として定格が小さく安価な素子を使
用することができる。また、ＦＥＴ２０の代りに低コス
トのバイポーラトランジスタを使用することも可能にな
る。

【００１５】

【第２の実施形態】図４に示す第２の実施形態のスイッ
チング電源装置は、図３の回路に平滑用コンデンサＣf
と充電時定数用抵抗Ｒ3 とを付加し、この他は図３と同
一に形成したものである。平滑手段としてのコンデンサ
Ｃf はバイアス用抵抗Ｒ1 に並列に接続され、充電時定
数用抵抗Ｒ3 は定電圧ダイオードＤ1 に直列に接続され
ている。

【００１６】図４の回路において、重負荷時にサージ吸
収用コンデンサ１７の電圧Ｖc が所定値よりも高くな
り、定電圧ダイオードＤ1 が降伏すると、抵抗Ｒ3 に制
限されて平滑用コンデンサＣf に充電電流が流れ、この
電圧が徐々に高くなる。この結果、ＦＥＴ２０のゲート
・ソース間電圧が急には高くならず、ソース電流及びド
レイン電流は緩やかに増大する。この時、負帰還用抵抗
Ｒ2 もソース電流及びドレイン電流の急激な増大を抑え
る。これにより、ＦＥＴ２０のドレイン電流Ｉdのピー
クは図５（Ｂ）に示すように大幅に制限される。即ち、
図２の従来回路では図５（Ａ）に示すようにＦＥＴ２０
のドレイン電流Ｉd のピークが２Ａ程度であったのが、
図４の回路では図５（Ｂ）に示すように６０ｍＡ程度に
なる。なお、平滑用コンデンサＣf の放電は抵抗Ｒ1 を
介して緩やかに進むためＦＥＴ２０の導通状態が維持さ
れ、スイッチング素子３のターンオフ直後に最も高く、
その後次のターンオフ時点まで緩やかに低下する。従っ
て、図４のスナバ回路６ｃによればＦＥＴ２０のストレ
スを大幅に低減することができる。

【００１７】

【第３の実施形態】図６に示す第３の実施形態のスイッ
チング電源装置のスナバ回路６ｄは、図４のスナバ回路
６ｃに異常振動防止用抵抗Ｒ4 と第２の定電圧ダイオー
ドＤ2 とを付加し、この他は図６と同一に構成したもの
である。異常振動防止用抵抗Ｒ4 はＦＥＴ２０のゲート
と平滑用コンデンサＣf との間に接続されている。第２
の定電圧ダイオードＤ2 は第１の定電圧ダイオードＤ1
に直列に接続されている。

【００１８】異常振動防止用抵抗Ｒ4 はＦＥＴ２０のゲ
ート・ソース間容量による異常発振を防止する。第２の
定電圧ダイオードＤ2 は例えば直流電源１を２３０Ｖ系
交流電圧の整流平滑回路で構成する場合に使用される。
図６のように２つの定電圧ダイオードＤ1 、Ｄ2 を設け
ると、図３及び図４の１つの定電圧ダイオードＤ1 の場
合に比べてＦＥＴ２０を介した放電開始の電圧を高くす
ることができる。なお、図３及び図４の１つの定電圧ダ
イオードの回路は、電源１を１００Ｖの整流平滑回路で
構成する場合に適する。図６の回路は、異常振動防止の
効果の他に第１及び第２の実施形態と同一の効果も有す
る。

【００１９】

【第４の実施形態】図７の第４の実施形態のスイッチン
グ電源装置は、図６と同一構成のスナバ回路６ｄをスイ
ッチング素子３に並列に接続し、この他は図６と同一に
構成したものである。図７においてスナバ回路６ｄは直
流電源１を介して１次巻線８に並列に接続され、交流的
には図６と等価である。従って、図７によっても図６と
同一の効果を得ることができる。なお、逆流阻止用ダイ
オード１６を破線で示すようにサージ吸収用コンデンサ
１７と電源１の他端１ｂとの間に接続することができ
る。

【００２０】

【第５の実施形態】図８に示す第５の実施形態のスイッ
チング電源装置は、図６と同一構成のスナバ回路６ｄを
２次巻線９に対して平滑用コンデンサ１１を介して並列
に接続し、且つフォワード型に変形し、この他は図６と
同一に構成したものである。図８はフォワード型スイッ
チング電源装置であるので、整流平滑回路４ａが整流ダ
イオード１０とコンデンサ１１の他に、リアクトル３０
及び転流用ダイオード３１を有する。リアクトル３０は
ダイオード１０とコンデンサ１１との間に接続されてい
る。転流用ダイオード３１はリアクトル３０とコンデン
サ１１とに対して並列に接続されている。スナバ回路６
ｄはダイオード１０とリアクトル３０とに対して並列に
接続されている。図８の回路において、スナバ回路６ｄ
が交流的には１次巻線８に並列接続されており、図６の
回路と同一の効果を得ることができる。なお、図８の回
路においてもダイオード１６を２次巻線とコンデンサ１
７の一端と間に移すことができる。

【００２１】

【第６の実施形態】図９の第６の実施形態のスイッチン
グ電源装置は、図４のＦＥＴ２０をバイポ−ラトランジ
スタ２０´に置き換え、この他は図４と実質的に同一に
構成したものである。この実施例によっても図４と同一
の効果を得ることができる。なお、図９のスナバ回路６
ｅを第１、第３〜第５の実施例のスイッチングレギュレ
−タにも適用することができる。

【００２２】

【変形例】本発明は上述の実施形態に限定されるもので
なく、例えば次の変形が可能なものである。 （１） 図７及び図８のスナバ回路６ｄを図３及び図４
及び図９のスナバ回路６ｂ、６ｃ、６ｅに置き換えるこ
とができる。 （２） 図３、図４、図６及び図９において破線で示す
ようにダイオード１６をコンデンサ１７の他端１７ｂと
１次巻線８との間に移すことができる。 （３） フォワード型のスイッチングレギュレータにお
いても図３、図４、図６、図７及び図９の回路と同様に
スナバ回路を設けることができる。また、フライバック
型においてもスナバ回路６ｂ、６ｃ、６ｄ、６ｅを２次
巻線９側に図８と同様に接続することができる。 （４） 第１〜５の実施形態のＦＥＴ２０及びスイッチ
ング素子３をこれよりも低コストのバイポーラトランジ
スタ等の別の半導体素子に置き換えることができる。 （５） ダイオード１６及びコンデンサ１７に対して直
列に抵抗を接続することができる。 （６） アバランシェダイオ−ドから成る定電圧ダイオ
−ドＤ1の代わりに、非線形素子としてツェナ−ダイオ
−ド、非直線性抵抗素子（バリスタ）又は抵抗等を使用
することができる。 （７） 抵抗Ｒ3を定電圧ダイオ−ドＤ1のカソ−ド側に
移すことができる。 （８） 各実施形態のスナバ回路６ｂ、６ｃ、６ｄ、６
ｅを２次巻線９にコンデンサ１１を介さないで並列に接
続することができる。また、トランスに３次巻線を設
け、ここにスナバ回路６ｂ、６ｃ、６ｄ、６ｅを並列接
続することもできる。要するに、スナバ回路６ｂ、６
ｃ、６ｄ、６ｅは１次巻線に等価的に並列接続されれば
よい。 （９） 抵抗Ｒ1を省くことができる。 （１０） コンデンサ１７を有極性コンデンサとするこ
とができる。この場合にはダイオ−ド１６を省くことが
できる。

【図面の簡単な説明】

【図１】従来のスイッチング電源装置を示す回路図であ
る。

【図２】従来の別のスイッチング電源装置を示す回路図
である。

【図３】第１の実施形態のスイッチング電源装置を示す
回路図である。

【図４】第２の実施形態のスイッチング電源装置を示す
回路図である。

【図５】図２の従来のスナバ回路及び図４の第２の実施
形態のスナバ回路の重負荷時のドレイン電流を示す波形
図である。

【図６】第３の実施形態のスイッチング電源装置を示す
回路図である。

【図７】第４の実施形態のスイッチング電源装置を示す
回路図である。

【図８】第５の実施形態のスイッチング電源装置を示す
回路図である。

【図９】第６の実施形態のスイッチング電源装置を示す
回路図である。

【符号の説明】

１ 電源 ２ トランス ３ スイッチング素子 ６ｂ〜６ｄ スナバ回路 １６ ダイオード １７ サージ吸収用コンデンサ ２０ ＦＥＴ Ｄ1 、Ｄ2 定電圧ダイオード Ｒ1 バイアス用抵抗 Ｒ2 負帰還用抵抗 Ｒ3 時定数用抵抗 Ｒ5 振動防止用抵抗 Ｃf 平滑用コンデンサ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 インダクタンスを有する巻線と、前記巻
   線に電流を断続的に流すためのスイッチング手段と、前
   記スイッチング手段をオフにすることによって前記巻線
   の電流を遮断した時に発生するサ−ジ電圧を吸収するた
   めのスナバ回路とを備えたスイッチング電源装置であっ
   て、 前記スナバ回路が、 前記巻線に対して並列に接続されたサ−ジ吸収用コンデ
   ンサと、 第１及び第２の主端子と制御端子とを有し、前記第１の
   主端子が前記コンデンサの一端に接続され、前記第２の
   主端子が前記コンデンサの他端に接続されている制御可
   能な可変インピ−ダンス素子と、 前記コンデンサの電圧によって前記可変インピ−ダンス
   素子を導通させるために前記コンデンサの一端と前記制
   御端子との間に接続された素子と、 前記第２の主端子と前記コンデンサの他端との間に接続
   された負帰還用インピ−ダンスとから成ることを特徴と
   するスイッチング電源装置。
2. 【請求項２】 直流電源と、 前記直流電源の一端と他端との間に接続されたトランス
   の１次巻線とスイッチとの直列回路と、 前記１次巻線に電磁結合された２次巻線と、 前記２次巻線に接続された整流平滑回路と、 前記スイッチをオン・オフ制御する制御回路と、 前記１次巻線又は前記２次巻線又は前記スイッチに並列
   に接続されたスナバ回路とを備えたスイッチング電源装
   置であって、前記スナバ回路が、 前記１次巻線又は前記2次巻線又は前記スイッチに対し
   て並列に接続されたサ−ジ吸収用コンデンサと、 第１及び第２の主端子と制御端子とを有し、前記第１の
   主端子が前記コンデンサの一端に接続され、前記第２の
   主端子が前記コンデンサの他端に接続されている制御可
   能な可変インピ−ダンス素子と、 前記コンデンサの電圧によって前記可変インピ−ダンス
   素子を導通させるために前記コンデンサの一端と前記制
   御端子との間に接続された素子と、 前記第２の主端子と前記コンデンサの他端との間に接続
   された負帰還用インピ−ダンスとから成ることを特徴と
   するスイッチング電源装置。
3. 【請求項３】 インダクタンスを有する巻線と、前記巻
   線に電流を断続的に流すためのスイッチング手段と、前
   記スイッチング手段をオフにすることによって前記巻線
   の電流を遮断した時に発生するサ−ジ電圧を吸収するた
   めのスナバ回路とを備えたスイッチング電源装置であっ
   て、 前記スナバ回路が、 前記巻線に対して並列に接続されたサ−ジ吸収用コンデ
   ンサと、 第１及び第２の主端子と制御端子とを有し、前記第１の
   主端子が前記コンデンサの一端に接続され、前記第２の
   主端子が前記コンデンサの他端に接続されている制御可
   能な可変インピ−ダンス素子と、 前記コンデンサの電圧によって前記可変インピ−ダンス
   素子を導通させるために前記コンデンサの一端と前記制
   御端子との間に接続された素子と、 前記可変インピ−ダンス素子の前記制御端子と前記第２
   の主端子との間に印加する電圧を平滑するための平滑手
   段とから成ることを特徴とするスイッチング電源装置。
4. 【請求項４】 直流電源と、 前記直流電源の一端と他端との間に接続されたトランス
   の１次巻線とスイッチとの直列回路と、 前記１次巻線に電磁結合された２次巻線と、 前記２次巻線に接続された整流平滑回路と、 前記スイッチをオン・オフ制御する制御回路と、 前記１次巻線又は前記２次巻線又は前記スイッチに並列
   に接続されたスナバ回路とを備えたスイッチング電源装
   置であって、前記スナバ回路が、 前記１次巻線又は前記２次巻線又は前記スイッチに対し
   て並列に接続されたサ−ジ吸収用コンデンサと、 第１及び第２の主端子と制御端子とを有し、前記第１の
   主端子が前記コンデンサの一端に接続され、前記第２の
   主端子が前記コンデンサの他端に接続されている制御可
   能な可変インピ−ダンス素子と、 前記コンデンサの電圧によって前記可変インピ−ダンス
   素子を導通させるために前記コンデンサの一端と前記制
   御端子との間に接続された素子と、 前記可変インピ−ダンス素子の前記制御端子と前記第２
   の主端子との間に印加する電圧を平滑するための平滑手
   段とから成ることを特徴とするスイッチング電源装置。
5. 【請求項５】 更に、前記制御端子と前記コンデンサの
   他端との間に接続されたバイアス用抵抗を有し、前記平
   滑手段は、前記バイアス用抵抗に並列に接続された平滑
   用コンデンサであることを特徴とする請求項３又は4記
   載のスイッチング電源装置。