JPS59122155A - 通信制御方式 - Google Patents
通信制御方式Info
- Publication number
- JPS59122155A JPS59122155A JP57228643A JP22864382A JPS59122155A JP S59122155 A JPS59122155 A JP S59122155A JP 57228643 A JP57228643 A JP 57228643A JP 22864382 A JP22864382 A JP 22864382A JP S59122155 A JPS59122155 A JP S59122155A
- Authority
- JP
- Japan
- Prior art keywords
- data
- information processing
- line
- processing device
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は情報処理装置が通信回線を介して、データ宅内
装置や他の情報処理装置との間でデータ転送を行なう場
合の制御に関するもので、通信回線と情報処理装置との
間に位置する回線対応アタチメントに係るものである。
装置や他の情報処理装置との間でデータ転送を行なう場
合の制御に関するもので、通信回線と情報処理装置との
間に位置する回線対応アタチメントに係るものである。
（２）技術の背景
情報処理装置が通信回線を介して遠隔地のデータ宅内装
置や他の情報処理装置などとの間でデータの送受信を行
なう場合、規模の大きなものは、情報処理装置に、通信
関係の制御を専門に行なう通信制御装置（ＣＣＵ）や通
信制御処理装置（ＣＣＰ）を接続し、これらの装置に接
続した回線接続装置（ＬＵＴ ）に搭載される複数の回
線対応アタチメント（ＬＡ）ごとに通信回線を接続する
方式が採られ、小規模なものでは、情報処理装置に直接
複数の回線対応アクチメント（ＬＡ）を接続して、ｆ？
を報処理装置自身が通信関係の制御を竹なう方式を採る
ことが多い。本発明は主として、こね、らの内後考の情
報処理装置に直接回線対応アクチメントを接続して通信
の制御を行なう方式に関するものである。
置や他の情報処理装置などとの間でデータの送受信を行
なう場合、規模の大きなものは、情報処理装置に、通信
関係の制御を専門に行なう通信制御装置（ＣＣＵ）や通
信制御処理装置（ＣＣＰ）を接続し、これらの装置に接
続した回線接続装置（ＬＵＴ ）に搭載される複数の回
線対応アタチメント（ＬＡ）ごとに通信回線を接続する
方式が採られ、小規模なものでは、情報処理装置に直接
複数の回線対応アクチメント（ＬＡ）を接続して、ｆ？
を報処理装置自身が通信関係の制御を竹なう方式を採る
ことが多い。本発明は主として、こね、らの内後考の情
報処理装置に直接回線対応アクチメントを接続して通信
の制御を行なう方式に関するものである。
（３）従来技術と問題点
第１図は情報処理装置に直接回曜対応アタチメント全接
続して通信の制御を行なう方式の１例を示すブロック図
であって、１１〜ｉｎは通信回線、２１〜２ｎは変ｉ調
器、５１〜３ｎは回線対応アタチメント、４は情報処理
装置、５．６．７はアクチメントインタフェース８は演
算部、９はコントロールメモリ、１゜はメインメモリ、
１１．１２．１３はアタチメント、１４はワークステー
ション、１５は磁気ディスク装置、１６はプリンタを表
わしている。
続して通信の制御を行なう方式の１例を示すブロック図
であって、１１〜ｉｎは通信回線、２１〜２ｎは変ｉ調
器、５１〜３ｎは回線対応アタチメント、４は情報処理
装置、５．６．７はアクチメントインタフェース８は演
算部、９はコントロールメモリ、１゜はメインメモリ、
１１．１２．１３はアタチメント、１４はワークステー
ション、１５は磁気ディスク装置、１６はプリンタを表
わしている。
第１図において、通信回線１１〜１ｎは変復調器２１〜
２ｎを介して回線対応アタチメント３１〜５ｎに接続さ
れており、該回線対応アタチメント５１〜３ｎはアタチ
メントインタフェース５を介して情報処理装置４の制御
を受ける。
２ｎを介して回線対応アタチメント３１〜５ｎに接続さ
れており、該回線対応アタチメント５１〜３ｎはアタチ
メントインタフェース５を介して情報処理装置４の制御
を受ける。
情報処理装置４はコントロールメモリ９にロードした制
御プログラムを演算部８が実行することにより、前記通
信の制御を行なう外、アタチメントインタフェース６お
よび７にアクチメント１１〜１５を介して接続されたワ
ークステーション１４、磁気ディスク装置１５、プリン
タ１６などとの入出力制御を含む一切の制御を行なって
いる。
御プログラムを演算部８が実行することにより、前記通
信の制御を行なう外、アタチメントインタフェース６お
よび７にアクチメント１１〜１５を介して接続されたワ
ークステーション１４、磁気ディスク装置１５、プリン
タ１６などとの入出力制御を含む一切の制御を行なって
いる。
第２図は従来の回線対応アタチメントの内部構成の１例
を示すブロック図であって、５は回線対応アタチメント
、１７．１８はレジスタ、１９．２０はシフトレジスタ
、２１は変復調器制御回路、２２は割ジ込み制御回路を
表わしている。
を示すブロック図であって、５は回線対応アタチメント
、１７．１８はレジスタ、１９．２０はシフトレジスタ
、２１は変復調器制御回路、２２は割ジ込み制御回路を
表わしている。
第２図において、情報処理装置からの送信データは１バ
イト（８ビツト〕ごとにレジスタ１７にセットされ、そ
れがシフトレジスタ１９に移されて、当該回線のデータ
転送速度に応じた速度で１ビツトづつ通信回線に送り出
される。
イト（８ビツト〕ごとにレジスタ１７にセットされ、そ
れがシフトレジスタ１９に移されて、当該回線のデータ
転送速度に応じた速度で１ビツトづつ通信回線に送り出
される。
一力、通信回線からの受信データは、シフトレジスタ２
０に入れられ、１ビット到着するごとにシフトされて１
バイトになったときレジスタ１８に移され、情報処理装
置に引き取られる。
０に入れられ、１ビット到着するごとにシフトされて１
バイトになったときレジスタ１８に移され、情報処理装
置に引き取られる。
これら情報処理装置とのデータの受は渡しはその都度側
シ込み制御回路２２が情報処理装置に割り込みをかける
ことによって処理される。すなわち送信の際は、レジス
タ１７のデータをシフトレジスタ１９に移してレジスタ
１７が空になる都度、割り込み制御回路２２が情報処理
装置に割り込んで次のデータを要求し、受信の際には、
シフトレジスタ２ｏのデータがレジスタ１Ｂに移された
とき、割り込み市制御回路２２が情報処理装置に割シ込
んで該データの引き取りを要求する。
シ込み制御回路２２が情報処理装置に割り込みをかける
ことによって処理される。すなわち送信の際は、レジス
タ１７のデータをシフトレジスタ１９に移してレジスタ
１７が空になる都度、割り込み制御回路２２が情報処理
装置に割り込んで次のデータを要求し、受信の際には、
シフトレジスタ２ｏのデータがレジスタ１Ｂに移された
とき、割り込み市制御回路２２が情報処理装置に割シ込
んで該データの引き取りを要求する。
この様な通信回線との間のデータの授受は、他の処理と
は非同期的に発生し、またその性格上、長時間の待ち合
わせは不可能であるから情報処理装置は、最も高い優先
度でこれらの処理を行なわなければならない。そのため
従来のこの株な方式では多数の通信回線や高速の通信回
線を制御する場合には、情報処理装置の行なう他の処理
に影響を与えたり、性能を低下させたりする欠点があっ
た。
は非同期的に発生し、またその性格上、長時間の待ち合
わせは不可能であるから情報処理装置は、最も高い優先
度でこれらの処理を行なわなければならない。そのため
従来のこの株な方式では多数の通信回線や高速の通信回
線を制御する場合には、情報処理装置の行なう他の処理
に影響を与えたり、性能を低下させたりする欠点があっ
た。
また、伝送手順の異なる複数の通信回線を制御する場合
には、ｔ１￥報処理装置のコントロールメモリに必１７
ｆｆｉ伝送手順の制御プログラムを、すべてロードしな
ければならないから、コントロールメモリの領域が不足
する場合を生ずる欠点があった。
には、ｔ１￥報処理装置のコントロールメモリに必１７
ｆｆｉ伝送手順の制御プログラムを、すべてロードしな
ければならないから、コントロールメモリの領域が不足
する場合を生ずる欠点があった。
（４）発明の目的
本発明は従来のかかる欠点に鑑み、通信回線を経由して
のデータ宅内装置等とのデータ転送に係る制御が、情報
処理装置の行なう他の処理に影響を与えたり、性能を低
下させたりすることが無く、また伝送手順の異なる多く
の通信回線を制御する場合であっても、多大なコントロ
ールメモリの領域を必要とすることの無い通信制御力式
を提供することを目的としている。
のデータ宅内装置等とのデータ転送に係る制御が、情報
処理装置の行なう他の処理に影響を与えたり、性能を低
下させたりすることが無く、また伝送手順の異なる多く
の通信回線を制御する場合であっても、多大なコントロ
ールメモリの領域を必要とすることの無い通信制御力式
を提供することを目的としている。
（５）発明の構成
そしてこの目的は本発明によれば特許請求の範囲に記載
のとおり、情報処理装置に回線対応アクチメントを接続
し、該回線対応アタチメントに接続した通信回線を介し
て該情報処理装置と、該通信回線に接続されたデータ宅
内装置等との間でデータの転送を行なうシステムにおい
て、回線対応アタチメント内に伝送制御プログラムを記
憶し実行する手段と送受信データを記憶するメモリを設
け、該伝送制御プログラムにより情報処理装置とデータ
宅内装置または他の情報処理装置との間の通信回線を介
してのデータ転送゛およびデータ転送に係る制御を行な
うことを特徴とする通信制御方式により達成される。
のとおり、情報処理装置に回線対応アクチメントを接続
し、該回線対応アタチメントに接続した通信回線を介し
て該情報処理装置と、該通信回線に接続されたデータ宅
内装置等との間でデータの転送を行なうシステムにおい
て、回線対応アタチメント内に伝送制御プログラムを記
憶し実行する手段と送受信データを記憶するメモリを設
け、該伝送制御プログラムにより情報処理装置とデータ
宅内装置または他の情報処理装置との間の通信回線を介
してのデータ転送゛およびデータ転送に係る制御を行な
うことを特徴とする通信制御方式により達成される。
（６） 発明の実施例
第５図は本発明を構成する回線対応アタチメントの１実
施例を示すブロック図であつ瓜３′は回線対応アタチメ
ント、１７′、１Ｂ′はレジスタ、１９′、２０′はシ
フトレジスタ、２１′は変復調器制御回路、２２′は割
ジ込み回路、２３は転送データ制御回路、２４はプロセ
ッサ、２５はメモリ、２６はデータバス、Ａは制御ツー
ログラム領域、Ｂは回線制御情報領域、Ｃはデータ領域
を表わしている。
施例を示すブロック図であつ瓜３′は回線対応アタチメ
ント、１７′、１Ｂ′はレジスタ、１９′、２０′はシ
フトレジスタ、２１′は変復調器制御回路、２２′は割
ジ込み回路、２３は転送データ制御回路、２４はプロセ
ッサ、２５はメモリ、２６はデータバス、Ａは制御ツー
ログラム領域、Ｂは回線制御情報領域、Ｃはデータ領域
を表わしている。
システムの立上けに際する制御プログラムのロード（Ｉ
ＰＬ）時、情報処理装置から、各種の伝送制御手順プロ
グラムが送出されると、第３図の回線対応アタチメント
５′は、その中から自己に定められた固有の制御手順を
有するグログラムを選択して、メモリ２５の制御プログ
ラム領域Ａにロードし以降該プログラムによる制御が行
なわれる。
ＰＬ）時、情報処理装置から、各種の伝送制御手順プロ
グラムが送出されると、第３図の回線対応アタチメント
５′は、その中から自己に定められた固有の制御手順を
有するグログラムを選択して、メモリ２５の制御プログ
ラム領域Ａにロードし以降該プログラムによる制御が行
なわれる。
上記中の回線対応アタッメント固有の制御手順の種別は
切り替えスイッチや端子の接続でハードウェア的に設定
する場合と、ＩＰＬ時、各種伝送手順グログラムが送出
される前に情報処理装置ｉｔから各回線対応アタチメン
トへアドレス指定で送られ、メモ＋４２５の回線制御情
報領域Ｂヘロードされる回線制御情報（ＬＣＷ）の中に
設定される場合がある。
切り替えスイッチや端子の接続でハードウェア的に設定
する場合と、ＩＰＬ時、各種伝送手順グログラムが送出
される前に情報処理装置ｉｔから各回線対応アタチメン
トへアドレス指定で送られ、メモ＋４２５の回線制御情
報領域Ｂヘロードされる回線制御情報（ＬＣＷ）の中に
設定される場合がある。
第５図において、データの送信時は情報処理装置から送
信を指示されたプロセッサ２４が、割り込み制御回路２
２′を経由して情報処。
信を指示されたプロセッサ２４が、割り込み制御回路２
２′を経由して情報処。
理装置に送信データを要求し、これを受けた情報処理装
置から送られたデータがメモリ２５のデータ領域Ｃに書
き込まれ、このデータはプロセッサ２４と転送データ制
御回路２５によって、１バイトづつレジスタ１７′に書
き込。
置から送られたデータがメモリ２５のデータ領域Ｃに書
き込まれ、このデータはプロセッサ２４と転送データ制
御回路２５によって、１バイトづつレジスタ１７′に書
き込。
まれる。そして転送データ制御回路２３によって、シフ
トレジスタ１９′に移された後１ビツトづつ通信回線に
送出される。
トレジスタ１９′に移された後１ビツトづつ通信回線に
送出される。
受信時は通信回線を経由して送られてくる１ビツトづつ
のデータをシフトレジスタ２０’にセットして、１バイ
トになった時レジスタ１８′に移し、以降送信の一時と
逆の過程を経てメモリ２５のデータ領域Ｃに：ｔき込む
。受信が終了し、受信データがすべて該データ領域ＩＣ
？き込まれたとき、割り込み制御回路２２′を経由して
情報処理装置にデータの引＠取りを要求する。
のデータをシフトレジスタ２０’にセットして、１バイ
トになった時レジスタ１８′に移し、以降送信の一時と
逆の過程を経てメモリ２５のデータ領域Ｃに：ｔき込む
。受信が終了し、受信データがすべて該データ領域ＩＣ
？き込まれたとき、割り込み制御回路２２′を経由して
情報処理装置にデータの引＠取りを要求する。
本発明により回線対応アタッチメントに新らたに付加す
ることとなったプロセッサ２４やメモリ２５は、現在の
技術で製造されたものは極〈小形で、また安価であり、
回線対応アタチメントの形状を現在以上に大形化する必
要は無く、また経済性を損うことも無い。
ることとなったプロセッサ２４やメモリ２５は、現在の
技術で製造されたものは極〈小形で、また安価であり、
回線対応アタチメントの形状を現在以上に大形化する必
要は無く、また経済性を損うことも無い。
以上説明した回線対応アクチメントを情報処理装置に接
続すれば、通信回線を介して遠隔地のデータ宅内装置等
と該情報処理装置との間でデータ転送を行なう場合、情
報処理装置への負荷の少ない効率的な伝送制御を実現す
ることが出来る。
続すれば、通信回線を介して遠隔地のデータ宅内装置等
と該情報処理装置との間でデータ転送を行なう場合、情
報処理装置への負荷の少ない効率的な伝送制御を実現す
ることが出来る。
（７）発明の効果
本発明の通信制御方式によれば、従来のブ法の様に回線
対応アタチメントと情報処理装置間のデータ転送に際し
、１バイトごとに回線対応アタチメントが情報処理装置
に割シ！む必要は無く、回線対応アタチメント内に水け
だメモリを介在して電文単位でのデータＣ授受が可能で
あり、その間の情報処理装置（。
対応アタチメントと情報処理装置間のデータ転送に際し
、１バイトごとに回線対応アタチメントが情報処理装置
に割シ！む必要は無く、回線対応アタチメント内に水け
だメモリを介在して電文単位でのデータＣ授受が可能で
あり、その間の情報処理装置（。
介入は不要であるから、情報処理装置の負有が軽減して
、処理能力が向上する。従って同一情報処理装置で従来
以上の数量の回線対比アタチメントを制御し得るなど効
果は大である。
、処理能力が向上する。従って同一情報処理装置で従来
以上の数量の回線対比アタチメントを制御し得るなど効
果は大である。
また、各回線対、応アタチメント内のメモリに伝送制御
手順プログラムをロードするので情報処理装置のコント
ロールメモリに各種の伝送制御手順プログラムを常駐さ
せる必要は無い。従来これらはコントロールメモリ上の
かｌシの領域を占有していたので、これを他の処理に振
り向けることにょυ、情報処理装置の処理能力を向上さ
せ得る利点があるなど効果は大である。
手順プログラムをロードするので情報処理装置のコント
ロールメモリに各種の伝送制御手順プログラムを常駐さ
せる必要は無い。従来これらはコントロールメモリ上の
かｌシの領域を占有していたので、これを他の処理に振
り向けることにょυ、情報処理装置の処理能力を向上さ
せ得る利点があるなど効果は大である。
ｊ 第１図は情報処理装置に直接回線対応アメチメ
ントを接続して通信の制御を行なう方式の１例を示すブ
ロック図、第２図は従来６回線対応アクチメントの内部
構成の１例を示すブロック図、第３圀は本発明を構成す
る回疎対応アタチメントの１実施例を示すブロック図で
ある。 １１〜１ｎ・・・通信回線、２１〜２ｎ・・・変復調器
５．５′、５１〜３ｎ・・・回線対応アタチメント、４
・・・情報処理装置、５．６．７・・・アクチメントイ
ンタフエース、８…演算部、９・・・コントロールメモ
リ、１０・・・メインメモリ、１１、＋２．１３・・・
アタチメント、）４・・・ワークステーション、１５・
・・磁気ディスク装置、１６・・・プリンタ、１７．１
７′、１８．１８′・・・レジスタ、１９．１９′、２
０゜２０′・・・シフトレジスタ、２１．２１′・・・
変復調器制御回路、２２．２２′・・・割り込み制御回
路、２５・・・転送データ制御回路、２４・・・プロセ
ッサ、２５・・・メモリ、２６・・・データバス、Ａ・
・・制御グログラム領域、Ｂ・・・回線制御情報領域、
Ｃ・・・データ領域
ントを接続して通信の制御を行なう方式の１例を示すブ
ロック図、第２図は従来６回線対応アクチメントの内部
構成の１例を示すブロック図、第３圀は本発明を構成す
る回疎対応アタチメントの１実施例を示すブロック図で
ある。 １１〜１ｎ・・・通信回線、２１〜２ｎ・・・変復調器
５．５′、５１〜３ｎ・・・回線対応アタチメント、４
・・・情報処理装置、５．６．７・・・アクチメントイ
ンタフエース、８…演算部、９・・・コントロールメモ
リ、１０・・・メインメモリ、１１、＋２．１３・・・
アタチメント、）４・・・ワークステーション、１５・
・・磁気ディスク装置、１６・・・プリンタ、１７．１
７′、１８．１８′・・・レジスタ、１９．１９′、２
０゜２０′・・・シフトレジスタ、２１．２１′・・・
変復調器制御回路、２２．２２′・・・割り込み制御回
路、２５・・・転送データ制御回路、２４・・・プロセ
ッサ、２５・・・メモリ、２６・・・データバス、Ａ・
・・制御グログラム領域、Ｂ・・・回線制御情報領域、
Ｃ・・・データ領域
Claims (2)
- （１） 情報処理装置に回線対応アクチメントを接続
し、該回線対応アタチメントに接続した通イ言回線を介
して該情報処理装置と、該通信回線に接続されたデータ
宅内装置等との間でデータの転送を行なうシステムにお
いて、回線対応アクチメント内に伝送制御プログラムを
記憶し実行する手段と送受信データを記憶するメモリを
設け、該伝送制御プログラムにより情報処理装置とチー
ぞ宅内装置または他の情報処理装置との間の通信回線を
介してのデータ転送に係る制御を行なうことを特徴とす
る通信制＃方式。 - （２） 伝送制御プログラムは、システムの立ち上げ
時に情報処理装置がブロードキャスト転送した各種の伝
送手順に対応する伝送制御プログラムの中から、接続し
制御すべき通信回線の種別に応じたものを選択して記憶
する方式である特許請求の範囲第１項記載の通信制御力
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228643A JPS59122155A (ja) | 1982-12-28 | 1982-12-28 | 通信制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228643A JPS59122155A (ja) | 1982-12-28 | 1982-12-28 | 通信制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59122155A true JPS59122155A (ja) | 1984-07-14 |
Family
ID=16879551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57228643A Pending JPS59122155A (ja) | 1982-12-28 | 1982-12-28 | 通信制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122155A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6159945A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | 複数メデイア通信処理方式 |
| JPS6181051A (ja) * | 1984-09-28 | 1986-04-24 | Fujitsu Ltd | 通信モ−ド切替方式 |
| JPH02234257A (ja) * | 1989-03-08 | 1990-09-17 | Meidensha Corp | シーケンサとコンピュータの結合方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5675749A (en) * | 1979-11-27 | 1981-06-23 | Nec Corp | Composite exchange system |
-
1982
- 1982-12-28 JP JP57228643A patent/JPS59122155A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5675749A (en) * | 1979-11-27 | 1981-06-23 | Nec Corp | Composite exchange system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6159945A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | 複数メデイア通信処理方式 |
| JPS6181051A (ja) * | 1984-09-28 | 1986-04-24 | Fujitsu Ltd | 通信モ−ド切替方式 |
| JPH02234257A (ja) * | 1989-03-08 | 1990-09-17 | Meidensha Corp | シーケンサとコンピュータの結合方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907684A (en) | Independent channel coupled to be shared by multiple physical processing nodes with each node characterized as having its own memory, CPU and operating system image | |
| JPS61196351A (ja) | デバイス制御装置用インターフエース装置 | |
| JPH02310664A (ja) | 共有メモリを用いた通信方式 | |
| JPS623362A (ja) | デ−タ受信方式 | |
| JPH07225727A (ja) | 計算機システム | |
| JPS63280365A (ja) | ダイレクトメモリアクセスオ−ダ競合制御方式 | |
| US5961614A (en) | System for data transfer through an I/O device using a memory access controller which receives and stores indication of a data status signal | |
| JPS59122155A (ja) | 通信制御方式 | |
| US5488734A (en) | Coupler for providing a high speed interface between a communication controller and a controller extension | |
| US5432910A (en) | Coupling apparatus and method for increasing the connection capability of a communication system | |
| JPS6138510B2 (ja) | ||
| JPH11149455A (ja) | メモリディスク共有方法及びその実施装置 | |
| JPS6224830B2 (ja) | ||
| JPS6057453A (ja) | デ−タ処理方式 | |
| JPS5921051B2 (ja) | 通信制御装置 | |
| JP2826780B2 (ja) | データ転送方法 | |
| JPH01174042A (ja) | 回線制御方式 | |
| JP3259095B2 (ja) | データ転送方法 | |
| JPH04326227A (ja) | 高速回線制御装置 | |
| JPS60186954A (ja) | デ−タ転送制御方式 | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPH10320351A (ja) | バッファ方式 | |
| JPH09326832A (ja) | 共用バッファ装置及びその制御方法 | |
| JPS61136152A (ja) | ホスト計算機と通信制御装置間のデ−タ転送方式 | |
| JPH0512221A (ja) | マルチｃｐｕ間データ交換高速化方式 |