JPS59119284A - 論理回路の不良解析装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は論理回路の機能試験を行なう論理回路試験装
置（こ関し特に被試験論理回路に不良があったときの不
良の要因を解析する論理回路の不良解析装置をこ関する
。

〈発明の背景〉 論理回路の機能試験を行なう（こあたっては、論理回路
試験装置より論理回路試験用パターンを被試験論理回路
に印加しその結果得られた被試験論理回路からのデータ
が所定の値であるか否かを判定すること（こより不良解
析をするようにしている。

このような論理回路の不良解析装置の従来の構成例を第
１図番こ示す。第１図において１０１は被試験論理回路
を示し、試験時に電圧比較回路１０２．１０３に出力デ
ータ１０４を印加する。電圧比較回路１０２．１０３は
基準電圧入力端子１０５．１０６から入力された基準電
圧と被試験論理回路１０１の出力１０４との電圧比較を
、端子１０７から印加されたストローブパルスのタイミ
ングで行ない、比較結果を次にストロープノくルスが入
力されるまで保持する。

１０８はＡＮＤ回路であり、端子１０９より入力される
期待値データが「１」のとき、電圧比較回路１０２で比
較した結果を、ＯＲ回路１１０を介してレジスタ１０」
こ印加する。１１２はＡＮＤ回路であり、端子１０９よ
り人力される期待値データが「０」のとき、電圧比較回
路１０３で比較した結果を、ＯＲ回路１１０を介してレ
ジスタ１１１　Ｇ、ｎ　印加する。

レジスタ１１１はＯＲ回路１１０より印加された比較結
果を端子１０７まり印加されたストローブパルスを遅延
回路１１３（こより遅らせた夕・１ミングをこより取り
込む。１１４はレジスタ１１１４こ取り込まれた比較結
果を格納する記憶回路である。

電圧比較回路１０２．１０１こ印加される基準電圧は、
被試験論理回路の出力電圧が「１」であるか「０」であ
るかの基準を定めるものであり、例えば被試験論理回路
の出力電圧が「１」である事を示す最小電圧を「１」を
定め色基準電圧とし、被試験論理回路の出力電圧が「０
」であることを示す最大電圧を「０」を定めるための基
準電圧としている。

第２は目上第１図（こボす不良解析装置の動作を説明す
るためのタイムチャートである。試験時において電圧比
較回路１０２．１０３に被試験論理回路１０１からの出
力電圧１０４が印加されると、電圧比較回路１０２はス
トローブパルス１０７のタイミングで「１」を検出する
基準電圧１０５との比１咬が行なわれ（２０１，２０２
）　、電圧比較回路１０３はストローブパルス１０７の
タイミングで「０」を検出する基準電圧１０６との比較
が行なわれる（２０３．２０４）。

論理回路試験装置の試験パターン発生器（図示せず）か
らは、ストローブパルス１０７番こ同期して端子１０９
より期待値パターンが印加され、期待値パターンが「１
」のとき電圧比較回路１０２の比較結果と期待値パター
ンとをＡＮＤ回路１０８で論理比較し、期待値パターン
が「０」のとき電圧比較回路１０３の比較結果と期待値
パターンの反転信号とをＡＮ’Ｄ回路１１２で論理比較
する。

ＡＮＬ）　回路ｔｏｓ、１１２ノ出力Ｊｉ　ＯＲ回路１
１０に万一えられ、このためＯＲ回路１１０の出力信号
１１７Ｇこは期待値１０９が「０」のときの比較結果２
０５．２０６７期待値が「１」のときの比較結果２０７
．２０８があられれる。この例では）Ｓイレベルの信号
２０５．２０８＋こより、被試験論理回路からの出力デ
ータが期待値と不一致であったこと、すなわち不良であ
ることを示している。出力信号１１７は遅延回路１１３
で遅延されたストローブパルス１．１８のタイミングで
レジスタ１１１（こ取り込まれ、その取り込まれた比較
結果を示す信号１１９は記憶回路１１４（こ格納される
。

このようＧこ従来の論理Ｎ路の不良解析装置昏こおいて
は、期待値パターン（こより電圧比較回路１０２．１０
３で比較した結果を選択して論理比較して、その結果を
記憶回路（こ取り込むようＧこしていた。このため被試
験論理回路からの出力電圧が２つの基準電圧の間の値で
ある場合（こは、他の場合の不良との区別ができなかっ
た。

すなわち第３図において被試験論理回路からの出力電圧
が基準電圧１０５と１０６の中間の電圧Ｑこなること（
３０５，３０６）がある場合の従来の不良解析装置の動
作を示している。中間の電圧の信号３０５．３０６＆こ
より、電圧比較回路１０２の出力１１５は、信号３０５
．３０６が基準電圧１０５よりも低いため高レベルとな
り（３００，３０２）、電圧比較回路１０３の出力１１
６は信号３０５．３０６が基準電圧１０６よりも高いた
め高レベルとなる（３０１．３０３）。

しかし期待値が「０」のときはＡＮＤ回路１０８が閉じ
られ、期待値が「１」のときはＡＮＤ回路１１２が閉じ
られるため、信号３００及び信号３０３はＯＲ回路１１
０＆こ伝達されず、したがって記憶回路１１４Ｇこ取り
込まれない。すなわち被試験論理回路からの信号１０４
中の信号３０５は、期待値が「０」のときは基準電圧１
０５よりも高い電圧の信号３０４と区別されず、信号３
０６は期待値が「１」のときは基準電圧１０６よりも低
い電圧の信号３０７と区別されない。

このようＧこ従来の論理回路の不良解析装置（こおいて
は、被試験論理回路からの出力電圧の「１」　「０」の
判定をすることはできるが、出力電圧が「１」と「０」
の中間の値であることを判定することができない。最近
のＷＬ理回路素子Ｇこは出力端子あるいは入出力端子が
論理「１」あるいは論理「０」を出力すると共をこ論理
回路素子の機能（こ応じて高インピーダンス状態になる
ものが多く、この高インピーダンス状態番こついても試
験をする必要がある。

被試験論理回路の出力が高インピーダンス状態のときの
出力電圧は、その出力（こ接続されている負荷回路をこ
まって決まり、通常「０」のレベルと「ｌ］のレベルの
中間の電圧となる。したがって従来の不良解析装置Ｇこ
よれば、高インピーダンス状態であることが判定できず
、論理「１」又は「０」でないことによる不良と高イン
ピーダンス状態であることとを区別をすることができな
いという欠点があった。

〈発明の目的〉 この発明は上記の欠点を除去して、被試験論理回路の出
力電圧が論理「１」と「０」の決定をするための２つの
基準電圧の間にある事を検出でき、したがって被試験論
理回路の出力が高インピーダンス状態である場合の判定
をすることができる論理回路の不良解析装置を提供しよ
うとするものである。

〈発明の概要〉 この発明は期待値パターンと論理比較した比較結果の他
（こ、２組の電圧比較回路からの比較結果もあわせて記
憶回路に格納し、これら格納された比較結果と期待値情
報とを用いて、判定手段（こより被試験論理回路の出力
状態を判定するよ、う（こしている。従って被試験論理
回路の出力が論理的曇こ不良であるか否かの解析に加え
、その出力か論理「０」と「１」の中間の状態、すなわ
ち被試験論理回路の出力が屑〜インピーダンス状態であ
るか否かの検出をすることが可能である。

〈発明の実施例〉 この発明をこよる論理回路の不良解析装置の一実施例を
第４１に口こ示す。第４図（こお（・て４０１〜４１９
は第１図番こおける１０１〜１１９と同じ機能を有する
。図中４２０は電圧比較回路４０２で基準電圧４０５と
被試験論理回路の出力とを比較した結果を、遅延回路４
１３を介して遅れたストローフ。

パルスのタイミングで取り込むレジスタである。

４２１は同様（こ、電圧比較回路４０３で比較した結果
を、遅延回路４１３を介して遅れたストローブパルスの
タイミングで取り込むレジスタを示す。

レジスタ４２０、レジスタ４２１に取り込まれた比較結
果ζよ、レジスタ４１１番こ取り込まれた期待値との論
理比較の結果とともに同時に記憶回路４１４＆こ印加さ
れ格納される。

４３０ハデータプロセツサであり、記憶回路４１４（こ
格納された比較結果を読み出し、これらのデータと期待
値情報に基づいて、被試験論理回路より出力されるデー
タの論理が期待値パターンと不一致のときの被試験論理
回路の出力電圧が、基準電圧４０５と基準電圧４０６の
中間にあるか否かを判汁する。

第５図は第４図に示すこの発明による論理回路の不良解
析装置の動作を説明するためのタイムチャートである。

試験時において、被試験論理回路４０１より出力が電圧
比較回路４０２．４０３に印加される。電圧比較回路４
０２では論理ｒｌＪを判定するための高電位基準電圧４
０５との比較がストローブパルス４０７のタイミングで
行なわれ、電圧比較回路４０３では論理「０」を判定す
るための低電位基準電圧４０６との比較がストローブパ
ルス４０７のタイミングで行なわれる。

電圧比較回路４０２からは、基準電圧４０５より被試験
論理回路の出力電圧が高いときは「０」が出力され（５
０１）　、低いときは「１」が出力される（　ｂ０２．
５０３　）。電圧比較回路４０３がらは、基準電圧４０
６より被試験論理回路の出力電圧が高いときは「１」が
出力され（６０４，５０５）低いときは「０」が出力さ
れる（５０６）。電圧比較回路４０２．４０３からの比
較結果は、ＡＮＤ回路４０８．４１２において期待値パ
ターン番こより選択されて論理比較され、その比較結果
はストローブパルス４０７の遅延回路４１３により遅れ
た信号４１８番こよるタイミングでレジスタ４１１（こ
取り込まれ、記憶回路４１４に印加される。（５０７，
５０８） 同時に電圧比較回路４０２．４０３で比較された結果は
、遅延されたストローブパルス４１８Ｇｌ。

リレジスタ４２０．４２Ｈこ取り込まれ、記憶回路４１
４（こ印加される（５０９．５１０）。

このようにして記憶回路４１４に格納された比較結果は
データプロセッサ４３０をこより読み出され、被試験論
理回路の不良解析がおこなわれる。

データプロセッサ４３０はレジスタ４１１から記憶回路
４１４昏こ印加された信号４１９＆こより被試験論理回
路の出力の論理が期待値と不一致であったことを判定し
、さらにレジスタ４２０．４２１から印加された信号４
２２．４２３Ｇこより、期待値と不一致であったときの
被試験論理回路の出力電圧が、基準電圧よりも大または
小、あるいは２つの基準電圧の中間であったかを判定す
る。

すなわち期待値が「０」であってかつ論理が牛一致であ
った場合、電圧比較回路４０２　Ｇこおいて比較した結
果が「１」であれば被試験論理回路の出力が基準電圧４
０５と基準電圧４０６の中間であったことが判定でき（
第５図５２２　）　、また電圧比較回路４０２（こおい
て比較した結果が「０」であれば基準電圧４０５よりも
大であったことが判定できる（　５２１　）。また期待
値が「１」であってかつ論理が不一致であった場合をこ
は、電圧比較回路４０３において比較した結果が「１」
であれば被試験論理回路の出力電圧が基準電圧４０５と
４０６の中間であったことが判定でき（５２３’）　、
電圧比較回路４０３番こおいて比較した結果が「０」で
あれば出力電圧は基準電圧４０６より小であったことが
判定できる（　５２４　）。

〈発明の効果〉 このよう（ここの発明によれば被試験論理回路の出力電
圧が２つの基準電圧の中間にある場合を検出することが
できるため、被試験論理回路の出力端子が高インピーダ
ンス状態（こあることを判定することができる。したが
って出力端子あるいは入出力端子が論理「１」あるいは
論理ｒＯＪを出力するとともをこ、その機能に応じて高
インピーダンス状態となるような論理回路素子の試験を
することが可能となる。

【図面の簡単な説明】

第１図は従来の論理回路の不良解析装置の構成を示すフ
ロック図、第２図は第１図の不良解析装置の動作を説明
するためのタイムチャート、第３図は第１図の不良解析
装置において２つの基準電圧の中間の出力電圧が印加さ
れた場合の動作を説明するためのタイムチャート、第４
図はこの発明（二よる論理回路の不良解析装置の一実施
例を示すブロック図、第５図は第４図に示すこの発１升
による論理回路の不良解析装置の動作を説明するための
タイムチャートである。 ■旧、４０１：被試験論理回路 １０２．１０３．４０２．４ｏ３：電圧比較回路１０８
．１１２．４０８．４１２　：　ＡＮＤ回路１１０．４
１０：ＯＲ回路 １１３．４１３：遅延回路 １１１．４１１．４２０．４２１：レジスタ１１４．４
１４：記憶回路 ４３０：データプロセッサ

Claims (1)

1. 【特許請求の範囲】 論理回路の機能試験を行なう論理回路試験装置において
   、 Ａ、被試験論理回路より出力されるデータと基準電圧の
   比較を行なう２組の電圧比較回路と、Ｂ　この電圧比較
   回路からの比較結果と期待値パターンの比較を行なう論
   理比較回路と、Ｃ０この論理比較回路からの比較結果と
   」１記電圧比較回路からの比較結果とを格納する記憶回
   路と、 Ｄ、この記憶回路番ここれらの比較結果とそのときの期
   待値パターン（こ基づいて、被試験論理回路より出力さ
   れるデータが期待値パターンと不一致の時の被試験論理
   回路の出力の状態が上記２組の電圧比較回路に与えられ
   た２組の基準電圧の中間にあるか否かを判定する判定手
   段と、 を有することを特徴とする論理回路の不良解析装置