JPS59117817A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS59117817A JPS59117817A JP57232942A JP23294282A JPS59117817A JP S59117817 A JPS59117817 A JP S59117817A JP 57232942 A JP57232942 A JP 57232942A JP 23294282 A JP23294282 A JP 23294282A JP S59117817 A JPS59117817 A JP S59117817A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential
- capacitor
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は発振回路に係り、特に集積回路化されたＰＬ
Ｌループの電圧制御発振回路等に用いられｂ発振回路に
関する。
Ｌループの電圧制御発振回路等に用いられｂ発振回路に
関する。
）
〔発明の技術的背景とその問題点〕
ＰＬＬＰＬＬループられる電圧制御発振回路に適した発
振回路としては、第１図に示すような回路がある。図示
の発振回路は、定電流源２２゜２４を共通エミッタ電流
源とするトランジスタｉｏ、１１及びトラジスタ１２．
１３で形成される２組の差動スイッチを有する。トラン
ジスタ１０と１２がオフのときのトランジスタ１１と１
３のペースノｆイアス電圧は次式（１）で示されるよう
な第１の基準電圧ｖ１となる０ Ｖｌ＝Ｖ −Ｒ４＊ ・Ｉｓｓ Ｒｔｓ ・ｈｓ
・・・（１）Ｃ 但し、Ｖ ：電源（十Ｂ）の電圧 Ｃ Ｒ＋ｓ ’ｒ’ Ｒ１ｇ ：抵抗１８．１９の抵抗値１
１５：定電流源２５の電流値 一方、トランジスター０と１２がオンのときのトランジ
スタ１１と１３のベースバイアス電圧は次式（２）で示
されるような第２の基準電圧Ｖ２となる。
振回路としては、第１図に示すような回路がある。図示
の発振回路は、定電流源２２゜２４を共通エミッタ電流
源とするトランジスタｉｏ、１１及びトラジスタ１２．
１３で形成される２組の差動スイッチを有する。トラン
ジスタ１０と１２がオフのときのトランジスタ１１と１
３のペースノｆイアス電圧は次式（１）で示されるよう
な第１の基準電圧ｖ１となる０ Ｖｌ＝Ｖ −Ｒ４＊ ・Ｉｓｓ Ｒｔｓ ・ｈｓ
・・・（１）Ｃ 但し、Ｖ ：電源（十Ｂ）の電圧 Ｃ Ｒ＋ｓ ’ｒ’ Ｒ１ｇ ：抵抗１８．１９の抵抗値１
１５：定電流源２５の電流値 一方、トランジスター０と１２がオンのときのトランジ
スタ１１と１３のベースバイアス電圧は次式（２）で示
されるような第２の基準電圧Ｖ２となる。
Ｖｚ ＝ＶｅｃＲｓｓ °（Ｉｚ４＋Ｉｚｓ ）−Ｒ１
＊″Ｉｔａ 山（２）但し、Ｉ２４：定電流源２４の電
流値 トランジスター０のオン、オフはコンデンサ１６の充電
電圧と第１の基準電圧ｖｌ 、または第２の基準電圧ｖ
ｌにより定まる。したがって、コンデンサー６の充電時
間Ｔ及び放電時間ＴＤは、 ｖｅｃ ｖｉ Ｒｊ７’１２２ ＴＤ＝Ｒ，、°Ｃ１４°” Ｖｅｅ Ｖ２ Ｒ１７・Ｉ
２２・・・（４） 但し、Ｒ１７：抵抗１ｒの抵抗値 Ｃ１０：コンデンサ１６の容量値 １２！：定電流源２２の電流値 ここで、電流値Ｉ！３ｔ Ｉ口、■！６は（ｖｅｅ−ｎ
ｖ」）に比例するものとする。ＶＪはトランジスタのペ
ース・エミッタ間順方向降下電圧、ｎは自然数である。
＊″Ｉｔａ 山（２）但し、Ｉ２４：定電流源２４の電
流値 トランジスター０のオン、オフはコンデンサ１６の充電
電圧と第１の基準電圧ｖｌ 、または第２の基準電圧ｖ
ｌにより定まる。したがって、コンデンサー６の充電時
間Ｔ及び放電時間ＴＤは、 ｖｅｃ ｖｉ Ｒｊ７’１２２ ＴＤ＝Ｒ，、°Ｃ１４°” Ｖｅｅ Ｖ２ Ｒ１７・Ｉ
２２・・・（４） 但し、Ｒ１７：抵抗１ｒの抵抗値 Ｃ１０：コンデンサ１６の容量値 １２！：定電流源２２の電流値 ここで、電流値Ｉ！３ｔ Ｉ口、■！６は（ｖｅｅ−ｎ
ｖ」）に比例するものとする。ＶＪはトランジスタのペ
ース・エミッタ間順方向降下電圧、ｎは自然数である。
発振周波数は前記充電１時間Ｔ。並びに放電時間ＴＤＫ
よシ定まり、この充電時間Ｔ。放電時間ＴＤは前式３及
び４によれば、電源電圧ｖ 、１トランＣ ジスタのペース・エミッタ間順方向降下電圧ＶＪの影響
を受けない、この為、第１図に示す発振回路の動作は安
定している。
よシ定まり、この充電時間Ｔ。放電時間ＴＤは前式３及
び４によれば、電源電圧ｖ 、１トランＣ ジスタのペース・エミッタ間順方向降下電圧ＶＪの影響
を受けない、この為、第１図に示す発振回路の動作は安
定している。
ところで、第１図に示す発振回路はトランジスタ１０の
オフからオンへの遷移過程で、コンデンサ１６が引続き
充電されているときは、トランジスタ１２はオフ、トラ
ンジスタ１１．１３のペースバイアス電圧は第１の基準
電圧ｖ１となっている。コンデンサ１６は抵抗１７を介
して電源十Ｂにより充電され、このコンデンサ１６の充
電電圧が次式（５）で示すようなオフセット電圧ｖ８と
なると、トランジスタ１０＋１２はオンを始め、抵抗１
８の電流が増加する。
オフからオンへの遷移過程で、コンデンサ１６が引続き
充電されているときは、トランジスタ１２はオフ、トラ
ンジスタ１１．１３のペースバイアス電圧は第１の基準
電圧ｖ１となっている。コンデンサ１６は抵抗１７を介
して電源十Ｂにより充電され、このコンデンサ１６の充
電電圧が次式（５）で示すようなオフセット電圧ｖ８と
なると、トランジスタ１０＋１２はオンを始め、抵抗１
８の電流が増加する。
■ｓキＶＨ−４Ｖ、−・・（５）
ｑＦ！、電子の電荷、Ｔは絶対温度である。
抵抗１８の電流の増加に応じてトランジスタ１１．１３
のペースバイアス電圧は減少する。
のペースバイアス電圧は減少する。
すると、トランジスタ１０ｍＪｚはますますオｙとＢ、
この正帰還によりトランジスタ１０＋１２は瞬時にオン
に反転する。トランジスタ１０．１２のオンによシ、ト
ランジスタ１１゜１３のペースバイアス電圧の第２の基
準電圧ｖ２となる。この時点からコンデンサ１６は放電
を開始する。
この正帰還によりトランジスタ１０＋１２は瞬時にオン
に反転する。トランジスタ１０．１２のオンによシ、ト
ランジスタ１１゜１３のペースバイアス電圧の第２の基
準電圧ｖ２となる。この時点からコンデンサ１６は放電
を開始する。
上述したシーケンス動作では、コンデンサ１６の充電電
圧が第１の基準電圧Ｖ！に到達する以前にトランジスタ
１０がオンする。この為、放電開始タイミングが早ｔシ
、発振周波数が高くなる。また、前式（５）に示すオフ
セット電圧ｖ８の第２項は温度により変化する為、温度
ドリフトが大きい。
圧が第１の基準電圧Ｖ！に到達する以前にトランジスタ
１０がオンする。この為、放電開始タイミングが早ｔシ
、発振周波数が高くなる。また、前式（５）に示すオフ
セット電圧ｖ８の第２項は温度により変化する為、温度
ドリフトが大きい。
第２図に示す発振回路は第１図に示す発振回路にトラン
ジスタ１４．１５で構成される差動増幅回路を付加し、
回路のループ利得を上げることにより、オフセット電圧
ｖ８′を縮少させた発振回路である。この発振回路に於
けるトランジスタ１１．１３のベースバイアスに於ける
第１の基準電圧ｙ 、／は ■１′＝ｖｏｅ ”１？”２ｇ ’
・・（６）となる。この為、トランジスタ１２．１！ｊ
に係る差動スイッチの利得は増加したが、トランジスタ
１０多１１に係る差動スイッチの利得は増加しない。し
たがって、トランジスタ１２がオンとならない状態で平
衡状態を得ることがあシ、この場合は発振しない欠点を
もち、また仮に発振してもトランジスタ１１．１３のペ
ースでの発振振幅、トランジスタ１６０ペースでの発振
振幅、トランジスタ１５のコレクタでの発振振幅が必要
となシ、低電圧化に向いていない。
ジスタ１４．１５で構成される差動増幅回路を付加し、
回路のループ利得を上げることにより、オフセット電圧
ｖ８′を縮少させた発振回路である。この発振回路に於
けるトランジスタ１１．１３のベースバイアスに於ける
第１の基準電圧ｙ 、／は ■１′＝ｖｏｅ ”１？”２ｇ ’
・・（６）となる。この為、トランジスタ１２．１！ｊ
に係る差動スイッチの利得は増加したが、トランジスタ
１０多１１に係る差動スイッチの利得は増加しない。し
たがって、トランジスタ１２がオンとならない状態で平
衡状態を得ることがあシ、この場合は発振しない欠点を
もち、また仮に発振してもトランジスタ１１．１３のペ
ースでの発振振幅、トランジスタ１６０ペースでの発振
振幅、トランジスタ１５のコレクタでの発振振幅が必要
となシ、低電圧化に向いていない。
この発明は上記の事情に対処すべくなされたもので、電
源電圧やトランジスタのペース・エミッタ間順方向降下
電圧の変動の影響を受は難いことは勿論、発振周波数の
変動幅が小さくかつ温度ドリフトの影響を受は難く、さ
らに低電圧化に適した発振回路を提供することを目的と
する。
源電圧やトランジスタのペース・エミッタ間順方向降下
電圧の変動の影響を受は難いことは勿論、発振周波数の
変動幅が小さくかつ温度ドリフトの影響を受は難く、さ
らに低電圧化に適した発振回路を提供することを目的と
する。
この発明は、コンデンサの充放電を制御する第１の差動
スイッチ手段と、レベルの異なる２つの直流電圧を発生
する第２の差動スイッチ手段と差動対を成すＰＮＰ ）
ランジスタによりて構成され前記コンデンサの充電電圧
を比較入力とし前記第２の差動スイッチ手段で発生され
る直流電圧を基準電圧として差動増幅動作する差動増幅
回路とを設け、前記コンデンサの充電過程では前記第１
の差動スイッチ手段が前記コンデンサを放電しないよう
にするとともに前記第２の差動スイッチ手段からレベル
の高い直流電圧が発生するように、逆に放電過程では前
記第１の差動スイッチ手段によって前記コンデンサの放
電が行なわれるとともに前記第２の差動スイッチ手段か
らレベルの低い直流電圧が発生するように前記差動増幅
回路の出力によって前記第１、第２の差動スイッチ手段
のスイッチング動作を制御するように構成したものであ
る。
スイッチ手段と、レベルの異なる２つの直流電圧を発生
する第２の差動スイッチ手段と差動対を成すＰＮＰ ）
ランジスタによりて構成され前記コンデンサの充電電圧
を比較入力とし前記第２の差動スイッチ手段で発生され
る直流電圧を基準電圧として差動増幅動作する差動増幅
回路とを設け、前記コンデンサの充電過程では前記第１
の差動スイッチ手段が前記コンデンサを放電しないよう
にするとともに前記第２の差動スイッチ手段からレベル
の高い直流電圧が発生するように、逆に放電過程では前
記第１の差動スイッチ手段によって前記コンデンサの放
電が行なわれるとともに前記第２の差動スイッチ手段か
らレベルの低い直流電圧が発生するように前記差動増幅
回路の出力によって前記第１、第２の差動スイッチ手段
のスイッチング動作を制御するように構成したものであ
る。
以下、第３図を参照してこの発明の一実施例を詳細に説
明する。図に於いて、トランジスタ３１．３２によりて
第１の差動スイッチが形成される。このトランジスタ８
１．３２のエミッタの共通接続点は定電流源３３を介し
て接地されている。トランジスタ３１のコレクタは電源
子Ｂに接続され、トランジスタ３２のコレクタは抵抗３
４を介して電源子Ｂに接続されるとともに、コンデンサ
３５を介して接地されている。
明する。図に於いて、トランジスタ３１．３２によりて
第１の差動スイッチが形成される。このトランジスタ８
１．３２のエミッタの共通接続点は定電流源３３を介し
て接地されている。トランジスタ３１のコレクタは電源
子Ｂに接続され、トランジスタ３２のコレクタは抵抗３
４を介して電源子Ｂに接続されるとともに、コンデンサ
３５を介して接地されている。
トランジスタ３６．３’ｌによって第２の差動スイッチ
が形成される。このトランジスタ３６゜３７のエミッタ
の共通接続点は定電流源３８を介して接地されている。
が形成される。このトランジスタ３６゜３７のエミッタ
の共通接続点は定電流源３８を介して接地されている。
トランジスタ３６のコレクタは直列接続された抵抗３９
．４０を介して電源子Ｂに接続されている。トランジス
タ３７のコレクタは抵抗３９と４０の接続中点に接続さ
れている。
．４０を介して電源子Ｂに接続されている。トランジス
タ３７のコレクタは抵抗３９と４０の接続中点に接続さ
れている。
ＰＮＰトランジスタ４１＊４２によって差動増幅回路が
形成される。このトランジスタ４１゜４２のエミッタの
共通接続点は定電流源４３を介して電源子Ｂに接続され
ている。トランジスタ４１．４２のコレクタにはそれぞ
れ抵抗４４゜４５の一端に接続されている。抵抗４４．
４５の他端は定電圧源４６の正側端子に接続され、この
定電圧源４６の負側端子は接地されている。
形成される。このトランジスタ４１゜４２のエミッタの
共通接続点は定電流源４３を介して電源子Ｂに接続され
ている。トランジスタ４１．４２のコレクタにはそれぞ
れ抵抗４４゜４５の一端に接続されている。抵抗４４．
４５の他端は定電圧源４６の正側端子に接続され、この
定電圧源４６の負側端子は接地されている。
トランジスタ４１のペースは前記抵抗３４とコンデンサ
３５の接続中点（ト）に接続され、トランジ）、ｐ４２
のペースはトランジスタ３６と抵抗４０の接続中点（Ｂ
）に接続されている。また、前記トランジスタａｌ 、
ＢＹのペースはトランジスタ４１のコレクタに接続され
、トランジスタａ２，３６のペースはトランジスタ４２
のコレクタに接続されている。
３５の接続中点（ト）に接続され、トランジ）、ｐ４２
のペースはトランジスタ３６と抵抗４０の接続中点（Ｂ
）に接続されている。また、前記トランジスタａｌ 、
ＢＹのペースはトランジスタ４１のコレクタに接続され
、トランジスタａ２，３６のペースはトランジスタ４２
のコレクタに接続されている。
上記構成に於いて動作を説明する。トランジスタ３１が
オンのときは、コンデンサ３５の充電過程であり、図示
体）点電位ｖＡはＬレベルからＨレベルへ移行する。ト
ランジスタ３１がオフに遷移すると、コンデンサ３５の
放電過程に入り、電位ｖＡはＨレベルからＬレベルへ移
行する。
オンのときは、コンデンサ３５の充電過程であり、図示
体）点電位ｖＡはＬレベルからＨレベルへ移行する。ト
ランジスタ３１がオフに遷移すると、コンデンサ３５の
放電過程に入り、電位ｖＡはＨレベルからＬレベルへ移
行する。
トランジスタ３６がオフのときは、図示の）点の電位Ｖ
Ｂは第１の基準電圧ｖＨとなっている。トランジスタ３
６がオフに遷移すると、電位ＶＢは第２の基準電圧ｖＬ
となる。但し、ｖＨ＞ｖＸ、である。
Ｂは第１の基準電圧ｖＨとなっている。トランジスタ３
６がオフに遷移すると、電位ＶＢは第２の基準電圧ｖＬ
となる。但し、ｖＨ＞ｖＸ、である。
トランジスタ４１は図示（Ｊ３）点の電位ＶＢが第１の
基準電圧ｖＨ１すなわち充電過程（ｖＡ：Ｌ−＋Ｈ）の
初期点に戻った時点でオフと々る。逆に、電位■８が第
２の基準電圧ｖＬになるとオンに遷移する。
基準電圧ｖＨ１すなわち充電過程（ｖＡ：Ｌ−＋Ｈ）の
初期点に戻った時点でオフと々る。逆に、電位■８が第
２の基準電圧ｖＬになるとオンに遷移する。
ここで、定電流源３３．３８の電流値ＩＳ 。
Ｉ２が定数Ｋに比例するものとして電源子Ｂを投入する
。なお、Ｋ＝■。。−ｎｖｊである。ｖｏｅは電源子Ｂ
の電圧、ｖ」はトランジスタのペース・エミッタ間順方
向降下電圧である。電源子Ｂを投入したとき、図示体）
点の電位ｖＡはＯであるから、電源ｖｅｏよυ抵抗３４
を介してコンデンサ３５に充電電流が流れる。このとき
、トランジスタ４ノがオンし、トランジスタ３１．３７
がオンしているからトランジスタ３２．３６がオフと彦
る。したがって、図示０）点の電位ＶＢは次式（７）で
示されるような第１の基準電圧ｖ１、となる。
。なお、Ｋ＝■。。−ｎｖｊである。ｖｏｅは電源子Ｂ
の電圧、ｖ」はトランジスタのペース・エミッタ間順方
向降下電圧である。電源子Ｂを投入したとき、図示体）
点の電位ｖＡはＯであるから、電源ｖｅｏよυ抵抗３４
を介してコンデンサ３５に充電電流が流れる。このとき
、トランジスタ４ノがオンし、トランジスタ３１．３７
がオンしているからトランジスタ３２．３６がオフと彦
る。したがって、図示０）点の電位ＶＢは次式（７）で
示されるような第１の基準電圧ｖ１、となる。
ＶＨ＝Ｖｏｅ−Ｉ２・Ｒ，、・（７）
但し、Ｒ３，：抵抗３９の抵抗値
コンデンサ３５の充電過程（ＶＡ：Ｌ−＋Ｈ）が終止点
に接近し、図示に）点の電位が上昇すると、トランジス
タ４１がオフし始め、逆にトランジスタ４２がオンし始
める。トランジスタ４１がオフし始めると、抵抗４４に
流れる電流値が定Ｎ流源４ｓｏ電流！３よル減少し始め
、トランジスタ４１のコレクタ電位が下がシ、トランジ
スタｓｒ 、ｓｒがオフし始める。トランジスタ４２が
オンし始めると、抵抗４５に電流が流れ始め、トランジ
スタ４５のコレクタ電位が上昇してトランジスタ、！Ｉ
：１．３Ｂがオンし始める。
に接近し、図示に）点の電位が上昇すると、トランジス
タ４１がオフし始め、逆にトランジスタ４２がオンし始
める。トランジスタ４１がオフし始めると、抵抗４４に
流れる電流値が定Ｎ流源４ｓｏ電流！３よル減少し始め
、トランジスタ４１のコレクタ電位が下がシ、トランジ
スタｓｒ 、ｓｒがオフし始める。トランジスタ４２が
オンし始めると、抵抗４５に電流が流れ始め、トランジ
スタ４５のコレクタ電位が上昇してトランジスタ、！Ｉ
：１．３Ｂがオンし始める。
このような動作にょシトランジスタ４１がオ乙トランジ
スタ４２がオンに遷移する。したがって、トランジスタ
’２ｅ３６は瞬間にオンに遷移し、トランジスタ３１．
３’ｉは瞬間にオフに遷移する。トランジスタ３６のオ
ン、トランジスタ３１のオフによりて図示（Ｂ）点の電
位ＶＢは次式（８）で示されるような第２の基準電圧■
１となる。
スタ４２がオンに遷移する。したがって、トランジスタ
’２ｅ３６は瞬間にオンに遷移し、トランジスタ３１．
３’ｉは瞬間にオフに遷移する。トランジスタ３６のオ
ン、トランジスタ３１のオフによりて図示（Ｂ）点の電
位ＶＢは次式（８）で示されるような第２の基準電圧■
１となる。
ｖＬ＝’、 ｌｘ ” （Ｒｓｗ＋Ｒ４ｏ ）
・・・（８）但し、Ｒ４ｏ：抵抗／／′、４０
の抵抗値トランジスタ３２０オンにょシコンデンサ３６
の充電電荷は定電流源３３を介して放電されてから、コ
ンデンサｓ５は放電過程（ｖＡ；Ｈ−＋Ｌ）となる。放
電過程（ＶＡ：Ｈ→Ｌ）がその終止点近傍まで進行する
と、図示（Ａ）点の電位ｖＡは第２の基準電圧ｖＬに接
近する。これによシ、トランジスタ４２がオフし始め、
トランジスタ４１がオンし始める。したがって、トラン
ジスタ３２゜３６は瞬間にオフに復帰し、逆にトランジ
スタ３１ 、３７は瞬間にオンに復帰する。仁の場合、
コンデンサ３５の充電時間Ｔ、／と放電時間ＴＤ′は次
式（９） 、 Ｃ１Ｏに示される通ルである。
・・・（８）但し、Ｒ４ｏ：抵抗／／′、４０
の抵抗値トランジスタ３２０オンにょシコンデンサ３６
の充電電荷は定電流源３３を介して放電されてから、コ
ンデンサｓ５は放電過程（ｖＡ；Ｈ−＋Ｌ）となる。放
電過程（ＶＡ：Ｈ→Ｌ）がその終止点近傍まで進行する
と、図示（Ａ）点の電位ｖＡは第２の基準電圧ｖＬに接
近する。これによシ、トランジスタ４２がオフし始め、
トランジスタ４１がオンし始める。したがって、トラン
ジスタ３２゜３６は瞬間にオフに復帰し、逆にトランジ
スタ３１ 、３７は瞬間にオンに復帰する。仁の場合、
コンデンサ３５の充電時間Ｔ、／と放電時間ＴＤ′は次
式（９） 、 Ｃ１Ｏに示される通ルである。
但し、Ｒ３４：抵抗３４の抵抗値
Ｃ３５：コンデンサ３ｊの容量値
式（９）、Ｃ１によれば、充電時間Ｔ、／及び放電１時
間ＴＤ′は電源電圧ｖａｅ及びトランジスタのベース・
エミッタ間順方向降下電圧ｖｊの影響を受はカい。また
、充放電用の第１の差動スイッチ並びに基準電位切換用
の第２０差動スイツチのオフセット電圧は差動増幅回路
の利得を増加させることによυ無視できる程度に減少さ
せることができる。したがって、安定した周波数が得ら
れ、かつ温度ドリフト等の影響も受けない。また、ＰＮ
Ｐ径の差動増幅回路を用いている為、ダイナミックレン
ジが広く、低電圧化に向いた回路となりている。
間ＴＤ′は電源電圧ｖａｅ及びトランジスタのベース・
エミッタ間順方向降下電圧ｖｊの影響を受はカい。また
、充放電用の第１の差動スイッチ並びに基準電位切換用
の第２０差動スイツチのオフセット電圧は差動増幅回路
の利得を増加させることによυ無視できる程度に減少さ
せることができる。したがって、安定した周波数が得ら
れ、かつ温度ドリフト等の影響も受けない。また、ＰＮ
Ｐ径の差動増幅回路を用いている為、ダイナミックレン
ジが広く、低電圧化に向いた回路となりている。
以上詳述したようにこの実施例は、図示（Ｂ）点の電位
ＶＢを基準電位とし、コンデンサ３５の充電室１位■□
を比較入力として差動増幅動作する差動増幅回路を有す
る。そして、この差動増幅回路の出力によってコンデン
サ３５の充放電を制御するトランジスタ８１．３２のス
イッチング動作及び図示（Ｂ）点の電位ｖＩＩを切換え
るトランジスタｓｅｔ、ｓｒのスイッチング動作を制御
している。すなわち、充電過程ではトランジスタ３２を
オフしてコンデンサ３５を充電するとともに、トランジ
スタ３ｅをオフして電位ＶＢを高レベルな第１の基準電
圧ｖＨにしている。一方、放電過程では、トランジスタ
３２をオンしてコンデンサ３５を放電するとともに、ト
ランジスタ３６をオンして電位ＶＢを低レベルな第２の
基準電圧ｖＬにしている。
ＶＢを基準電位とし、コンデンサ３５の充電室１位■□
を比較入力として差動増幅動作する差動増幅回路を有す
る。そして、この差動増幅回路の出力によってコンデン
サ３５の充放電を制御するトランジスタ８１．３２のス
イッチング動作及び図示（Ｂ）点の電位ｖＩＩを切換え
るトランジスタｓｅｔ、ｓｒのスイッチング動作を制御
している。すなわち、充電過程ではトランジスタ３２を
オフしてコンデンサ３５を充電するとともに、トランジ
スタ３ｅをオフして電位ＶＢを高レベルな第１の基準電
圧ｖＨにしている。一方、放電過程では、トランジスタ
３２をオンしてコンデンサ３５を放電するとともに、ト
ランジスタ３６をオンして電位ＶＢを低レベルな第２の
基準電圧ｖＬにしている。
この・ような構成によれば、従来の発振回路と同様にコ
ンデンサ３５の電位が第１の基準電圧ｖＨと第２の基準
電圧■１で比較され、放電開始時点及び充電開始時点が
第１．第２の基準電圧■□、■、で定まる特徴を有する
。この為、充電時間Ｔ′や族Ｎ１時間ＴＤ ｔが電源電
圧ｖ、ｅ等の影響を受けず安定している。また、差動増
幅回路の利得を適宜設定することによシ、オフセット電
圧を無視できるような値にすることができるので、発振
周波数が安定で温度ドリフトの無い回路を実現すること
ができる。また、差動増幅回路がＰＮＰ ）ランジスタ
４１．４２によって構成される為、ダイナミックレンジ
が広く低電圧化に適した回路を実現することができる。
ンデンサ３５の電位が第１の基準電圧ｖＨと第２の基準
電圧■１で比較され、放電開始時点及び充電開始時点が
第１．第２の基準電圧■□、■、で定まる特徴を有する
。この為、充電時間Ｔ′や族Ｎ１時間ＴＤ ｔが電源電
圧ｖ、ｅ等の影響を受けず安定している。また、差動増
幅回路の利得を適宜設定することによシ、オフセット電
圧を無視できるような値にすることができるので、発振
周波数が安定で温度ドリフトの無い回路を実現すること
ができる。また、差動増幅回路がＰＮＰ ）ランジスタ
４１．４２によって構成される為、ダイナミックレンジ
が広く低電圧化に適した回路を実現することができる。
また、従来の発振回路に比べ部品点数が大幅に増えると
いうこともないので、集積回路化も何ら問題はない。
いうこともないので、集積回路化も何ら問題はない。
このようにこの発明によれば、電源電圧やトψ
ランジス！のペース・エミッタ間順方向降下電圧の変動
の影響を受は難いことは勿論、発振周波数の変動幅が小
さくかつ温度ドリフトの影響を受は難く、さらに低電圧
下に適した発振回路を提供することができる。
の影響を受は難いことは勿論、発振周波数の変動幅が小
さくかつ温度ドリフトの影響を受は難く、さらに低電圧
下に適した発振回路を提供することができる。
第１図は従来の発振回路の一例を示す回路図、第２図は
従来の発振回路の他の例を示す回路図、第３図はこの発
明の一実施例を示す回路図である。 ３１．３２，３６．３１．４１．４２・・・トランジス
タ、３４＋３９＋４０．４４＋４５・・・抵抗、３３．
３Ｂ、４１３・・・定電流源、３５・・・コンデンサ、
４６・・・定電圧源。 哨１図 第 ２８ｉ５ ８，８〜〜９、 第３図
従来の発振回路の他の例を示す回路図、第３図はこの発
明の一実施例を示す回路図である。 ３１．３２，３６．３１．４１．４２・・・トランジス
タ、３４＋３９＋４０．４４＋４５・・・抵抗、３３．
３Ｂ、４１３・・・定電流源、３５・・・コンデンサ、
４６・・・定電圧源。 哨１図 第 ２８ｉ５ ８，８〜〜９、 第３図
Claims (1)
- 充放電用のコンデンサと、コレクタ・エミッタ電流路を
介して前記コンデンサの充電電荷を放電する第１のトラ
ンジスタ及びこの第１のトランジスタと差動対を成す第
２のトランジスタを有する第１の差動スイッチ手段と、
差動対を成す第３．第４のトランジスタを有しそのスイ
ッチング動作によυレベルの異なる２つの直流電圧を発
生可能な第２の差動スイッチ手段と、差動対を成すＰＮ
Ｐ型の第５＃第６のトランジスタを有し前記第２の差動
スイッチ手段から発生される直流電圧を基準電圧とし前
記コンデンサの充電電圧を比較電圧として差動増幅動作
する差動増幅回路とを具備し、前記コンデンサの充電過
程では前記第１のトランジスタがオフするとともに前記
第２の差動スイッチ手段からレベルの高い直流電圧が発
生するように、放電過程では前記第１のトランジスタが
オンするとともに前記第２の差動スイッチ手段からレベ
ルの低い直流電圧が発生するように前記差動増幅回路の
出力によって前記第１．第２の差動スイッチ手段それぞ
れのスイッチング動作を制御するように構成したことを
特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57232942A JPS59117817A (ja) | 1982-12-24 | 1982-12-24 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57232942A JPS59117817A (ja) | 1982-12-24 | 1982-12-24 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59117817A true JPS59117817A (ja) | 1984-07-07 |
Family
ID=16947260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57232942A Pending JPS59117817A (ja) | 1982-12-24 | 1982-12-24 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59117817A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4626801A (en) * | 1985-10-25 | 1986-12-02 | Sprague Electric Company | Relaxation integrated circuit oscillator |
| US5870000A (en) * | 1996-05-21 | 1999-02-09 | Fujitsu Limited | Oscillation circuit and PLL circuit using same |
-
1982
- 1982-12-24 JP JP57232942A patent/JPS59117817A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4626801A (en) * | 1985-10-25 | 1986-12-02 | Sprague Electric Company | Relaxation integrated circuit oscillator |
| US5870000A (en) * | 1996-05-21 | 1999-02-09 | Fujitsu Limited | Oscillation circuit and PLL circuit using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0294914A (ja) | 電圧制御型発振器 | |
| JPS5922433A (ja) | 温度補償用回路 | |
| JPS59117817A (ja) | 発振回路 | |
| JPH042295A (ja) | 非対称信号生成回路 | |
| JPH0621776A (ja) | 電圧制御型発振回路 | |
| US6157268A (en) | Voltage controlled emitter coupled multivibrator circuit | |
| JPS6213844B2 (ja) | ||
| JP2573172B2 (ja) | 電圧制御発振器 | |
| JPH09121143A (ja) | 温度補償形可変周波発振器 | |
| JPS58103221A (ja) | 可変発振器 | |
| JP2974304B1 (ja) | タイマ回路 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JP2003332889A (ja) | 発振回路 | |
| JPH0685622A (ja) | 発振回路 | |
| JPS62294317A (ja) | 電圧制御発振器 | |
| SU1145466A1 (ru) | Устройство синхронизации | |
| JP2772957B2 (ja) | レベル切り換え回路 | |
| JPH0918297A (ja) | ヒステリシス付きコンパレータ | |
| JPS5856523A (ja) | 移相器 | |
| JPS6174417A (ja) | 電圧制御発振器の温度補償回路 | |
| JP2000151365A (ja) | 電圧制御型発振回路 | |
| JPS6362408A (ja) | 発振回路 | |
| JPH07162277A (ja) | パルス発生装置 | |
| JPS6030212A (ja) | 電圧制御発振回路 | |
| JPS6228884B2 (ja) |