JPS59117143A - 半導体装置用パツケ−ジ - Google Patents
半導体装置用パツケ−ジInfo
- Publication number
- JPS59117143A JPS59117143A JP22616782A JP22616782A JPS59117143A JP S59117143 A JPS59117143 A JP S59117143A JP 22616782 A JP22616782 A JP 22616782A JP 22616782 A JP22616782 A JP 22616782A JP S59117143 A JPS59117143 A JP S59117143A
- Authority
- JP
- Japan
- Prior art keywords
- contactor
- contact
- pin
- region
- lead pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置用パッケージ、特に、接触子との導
電接触を確実に行うことのできる半導体装置用パッケー
ジに関する。
電接触を確実に行うことのできる半導体装置用パッケー
ジに関する。
従来、たとえば多ピン用アキシャル型パッケージよりな
る半導体装置用パッケージにおいてテストを行う場合、
第１図に示すように、印刷回路基板１に接続したり−ド
ビン２の先端にテスト治具の接触子３を押し付りること
により電気的導通路を形成し、電気的信号の入力および
出力信号の取り出し、あるいは電源電圧の印加等を行っ
ていた。
る半導体装置用パッケージにおいてテストを行う場合、
第１図に示すように、印刷回路基板１に接続したり−ド
ビン２の先端にテスト治具の接触子３を押し付りること
により電気的導通路を形成し、電気的信号の入力および
出力信号の取り出し、あるいは電源電圧の印加等を行っ
ていた。
しかし、この従来方式では、リードピンの本数が増加す
るにつれて、パンケージを押し付ける力が一定の場合、
１本１本のリードピンに加えられる圧力は相対的に減少
して来る。特に、接触子３の構造が第２図（ａ）、（ｂ
）に示すものである場合には、リードピン２の表面に形
成された酸化膜を接触子３の先端で突き破ることができ
ず、接触不良が生じることが多（なる。
るにつれて、パンケージを押し付ける力が一定の場合、
１本１本のリードピンに加えられる圧力は相対的に減少
して来る。特に、接触子３の構造が第２図（ａ）、（ｂ
）に示すものである場合には、リードピン２の表面に形
成された酸化膜を接触子３の先端で突き破ることができ
ず、接触不良が生じることが多（なる。
そこで、このような接触不良を避けるため、第２図（Ｃ
）に示すように、１つの尖った先端面を持つ接触子３を
用いてリードピン２の表面の酸化膜を破壊して導電接触
を保つことが考えられるが、この場合には、リードピン
の位置精度の問題から、リードピンの先端の中心と接触
子の先端の中心とが互いにずれることが多く、所期の効
果を得ることができない。特に、多ピンのアキシャル型
パッケージでは、リードピンの径を小さくして単位面積
当たりのリードピン数を多くする傾向が強くなり、また
リードピンの先端中心と接触子の先端中心とが互いにず
れた場合には、接触子でリードピン表面の酸化膜を破壊
して導電接触を保つことができなくなるという問題点が
ある。
）に示すように、１つの尖った先端面を持つ接触子３を
用いてリードピン２の表面の酸化膜を破壊して導電接触
を保つことが考えられるが、この場合には、リードピン
の位置精度の問題から、リードピンの先端の中心と接触
子の先端の中心とが互いにずれることが多く、所期の効
果を得ることができない。特に、多ピンのアキシャル型
パッケージでは、リードピンの径を小さくして単位面積
当たりのリードピン数を多くする傾向が強くなり、また
リードピンの先端中心と接触子の先端中心とが互いにず
れた場合には、接触子でリードピン表面の酸化膜を破壊
して導電接触を保つことができなくなるという問題点が
ある。
本発明の目的は、前記従来技術の問題点を解決し、リー
ドピンと接触子との間での導電接触を富に確実に得るこ
とのできる半導体装置用パッケージを提供することにあ
る。
ドピンと接触子との間での導電接触を富に確実に得るこ
とのできる半導体装置用パッケージを提供することにあ
る。
以下、本発明を図面に示す実施例にしたがって詳細に説
明する。
明する。
第３図は本発明による半導体装置用パッケージの一実施
例を示す部分正面図、第４図（ａ）、（ｂ）はそれぞれ
の要部の拡大部分正面図と底面図である。
例を示す部分正面図、第４図（ａ）、（ｂ）はそれぞれ
の要部の拡大部分正面図と底面図である。
この実施例において、リートピン２の基端側は印刷回路
基板１の底面側から■通ピン型、埋込ピン型、あるいは
突当てピン型の構造により該印刷回路基板１に接続され
、該印刷回路基板１の表面または内部の導電層に電気的
に接続されている。
基板１の底面側から■通ピン型、埋込ピン型、あるいは
突当てピン型の構造により該印刷回路基板１に接続され
、該印刷回路基板１の表面または内部の導電層に電気的
に接続されている。
前記リートピン２の基端部（付は根部）の周囲における
印刷回路基板１の下面には、導電性ペーストの印刷層４
が形成されている。
印刷回路基板１の下面には、導電性ペーストの印刷層４
が形成されている。
ごの印刷層４は、第４図（ｂ）に最も良く示されている
ように、リードピン２の基端部の周囲の円形領域のみな
らず、その円形領域から側方に導出された略矩形の接触
子接触領域４ａを有し、この接触子接触領域４ａに接触
子３の先端を接触させて電気的導通を得るようにした形
状となっている。この接触子接触領域４ａは、リードピ
ン２の先端面とは違って、接触子３の位置精度が少々ず
れても接触子３との導電接触を十分に確保できる形状と
面積を有している。
ように、リードピン２の基端部の周囲の円形領域のみな
らず、その円形領域から側方に導出された略矩形の接触
子接触領域４ａを有し、この接触子接触領域４ａに接触
子３の先端を接触させて電気的導通を得るようにした形
状となっている。この接触子接触領域４ａは、リードピ
ン２の先端面とは違って、接触子３の位置精度が少々ず
れても接触子３との導電接触を十分に確保できる形状と
面積を有している。
したがって、本実施例では、接触子３とリートピン２と
の電気的導通は、接触子３の先端と印刷層４の接触子接
触領域４ａとの確実な接触により、常に確実に得ること
ができる。
の電気的導通は、接触子３の先端と印刷層４の接触子接
触領域４ａとの確実な接触により、常に確実に得ること
ができる。
印刷層４およびその接触子接触領域４ａはり−ドピン２
の台座を印刷する際に同時に形成できるので、工程増加
はなく、コストの上昇を最少限に抑制できる。
の台座を印刷する際に同時に形成できるので、工程増加
はなく、コストの上昇を最少限に抑制できる。
第５図〜第７図は本発明による半導体装置用パッケージ
の印刷層の他の各種実施例を示す拡大部分底面図である
。
の印刷層の他の各種実施例を示す拡大部分底面図である
。
第５図の実施例では、印刷層４の接触子接触領域４ｂは
リードピン２の基端周囲から導出された略円形の形状を
有し、この領域４ｂで接触子３の先端との４電接触を當
に確保するようになっている。
リードピン２の基端周囲から導出された略円形の形状を
有し、この領域４ｂで接触子３の先端との４電接触を當
に確保するようになっている。
第６図の実施例では、リードピン２の基端周囲からその
一辺側に導出された略矩形の形状を有する接触子接触領
域４Ｃを設げた印刷層４か示されている。
一辺側に導出された略矩形の形状を有する接触子接触領
域４Ｃを設げた印刷層４か示されている。
第７図の実施例におりる印刷層４は、リードピン２の基
端側からその一頂点部に導出された略正方形の接触子接
触領域４ｄを備えている。
端側からその一頂点部に導出された略正方形の接触子接
触領域４ｄを備えている。
なお、本発明は前記実施例に限定されるものてばなく、
たとえば印刷層４の接触子接触領域は接触子３との接触
を常に確保できる形状であれはとのような形状のものを
用いることも任意に可能である。
たとえば印刷層４の接触子接触領域は接触子３との接触
を常に確保できる形状であれはとのような形状のものを
用いることも任意に可能である。
以上説明したように、本発明によれば、接触子とリード
ピンとの電気的接続を印刷層の接触子接触領域と接触子
との導電接触により當に確保することができる。
ピンとの電気的接続を印刷層の接触子接触領域と接触子
との導電接触により當に確保することができる。
第１図は従来のパッケージの部分正面図、第２図（ａ）
〜（Ｃ）は従来のリードピンと接触子との接触方式を示
す部分図、 第３図は本発明による半導体装置用パッケージの一実施
例の部分正面図、 第４図（ａ）、（ｂ）はその要部の拡大正面図と印刷層
の拡大底面図、 第５図〜第７図は本発明の他の各種実施例を示す印刷層
の拡大底面図である。 ■・・・印刷回路基板、２・・ リードピン、３・・・
接触子、４・・・印刷層、４ａ、４ｂ。 ４ｃ、４ｄ・・・接触子接触領域。 第 １ 図 （’−） （ｂ２（Ｃ） 第 ３ 図 第 ４ 図
〜（Ｃ）は従来のリードピンと接触子との接触方式を示
す部分図、 第３図は本発明による半導体装置用パッケージの一実施
例の部分正面図、 第４図（ａ）、（ｂ）はその要部の拡大正面図と印刷層
の拡大底面図、 第５図〜第７図は本発明の他の各種実施例を示す印刷層
の拡大底面図である。 ■・・・印刷回路基板、２・・ リードピン、３・・・
接触子、４・・・印刷層、４ａ、４ｂ。 ４ｃ、４ｄ・・・接触子接触領域。 第 １ 図 （’−） （ｂ２（Ｃ） 第 ３ 図 第 ４ 図
Claims (1)
- １、基板上のリードピン接続部分に導電性の印刷層を形
成し、この印刷層は、接触子が接触できるようリードピ
ン接続部分から導出された接触子接触領域を有している
ことを特徴とする半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22616782A JPS59117143A (ja) | 1982-12-24 | 1982-12-24 | 半導体装置用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22616782A JPS59117143A (ja) | 1982-12-24 | 1982-12-24 | 半導体装置用パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59117143A true JPS59117143A (ja) | 1984-07-06 |
Family
ID=16840916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22616782A Pending JPS59117143A (ja) | 1982-12-24 | 1982-12-24 | 半導体装置用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59117143A (ja) |
-
1982
- 1982-12-24 JP JP22616782A patent/JPS59117143A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002062315A (ja) | コンタクトストラクチャ | |
| JPH0529406A (ja) | 半導体検査装置 | |
| JP2003149291A (ja) | 接触構造 | |
| JP2000021526A (ja) | 電子部品導電シート | |
| JPS59117143A (ja) | 半導体装置用パツケ−ジ | |
| JPS6362343A (ja) | プロ−ブ・カ−ド | |
| JP2006278949A (ja) | 半導体集積回路の検査装置及びその検査方法 | |
| JPH02250388A (ja) | 混成集積回路 | |
| JPH03120474A (ja) | プローブカード | |
| JPS5822144Y2 (ja) | プロ−ブカ−ド | |
| JPS59208469A (ja) | プロ−ブカ−ド | |
| JPH0733396Y2 (ja) | 電源用コネクタ | |
| JPS6225433A (ja) | 半導体素子特性測定装置 | |
| JP2005241426A (ja) | 電子部品検査装置 | |
| JPS6212101A (ja) | 樹脂封止電子部品用端子フ−プ | |
| JPH0547866A (ja) | Ｉｃチツプ試験用プローブカード | |
| JPH06349914A (ja) | 基 板 | |
| JP2001015227A (ja) | 半導体装置の検査装置 | |
| JP2000180470A (ja) | 検査用プロ―ブ | |
| JP2002162417A (ja) | 電気検査治具 | |
| JPS62271443A (ja) | 半導体装置 | |
| JPH0735771A (ja) | 半導体装置の電気的特性の検査用治具 | |
| JPH05315722A (ja) | 回路基板 | |
| JPH10335032A (ja) | Ｉｃソケット装置 | |
| JPH10111313A (ja) | プローブ |