JPS5911681A - 半導体装置の製造法 - Google Patents

半導体装置の製造法

Info

Publication number
JPS5911681A
JPS5911681A JP11991282A JP11991282A JPS5911681A JP S5911681 A JPS5911681 A JP S5911681A JP 11991282 A JP11991282 A JP 11991282A JP 11991282 A JP11991282 A JP 11991282A JP S5911681 A JPS5911681 A JP S5911681A
Authority
JP
Japan
Prior art keywords
substrate
conductive film
forming
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11991282A
Other languages
English (en)
Inventor
Shiro Suyama
史朗 陶山
Toshiaki Taniuchi
利明 谷内
Tadashi Serikawa
正 芹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP11991282A priority Critical patent/JPS5911681A/ja
Publication of JPS5911681A publication Critical patent/JPS5911681A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発明は、商運でかつ筒vej反の半導体装置の製造法
に関するものである。
半導体装置ケ構成するMIS型爾界効果トランジスタに
おいて、そのソースおよびトレイン領域の形成法として
は、従来法の方法か普通に用いられている。
まず第1図Aに示すように、シリコン基板21の主面2
2側に素子分離部23會形成し、ゲート酸化VA (、
5iOt)24 、 オjヒケート電m(ホリ5i)2
5を形成する0次に第1図Bに示″jように酸化シリコ
ン膜26を堆積する0ついで第1図Cに示すようにドラ
イエツチング法により前記の酸化シリコン膜を除去して
、ケート酸化膜24及びケート電極25の側壁にのみ酸
化シリコン験26會残す。ついで第1図りに示すよりe
C白金映27會堆積せしめる0次に第1図Eに示すよう
に熱処理して、白金膜とSt基板との接触部に白金シリ
サイド28牙形成せしめ、ついで第1図Fに示すように
白金膜會除去し、第1図Gに示すようについで酸化シリ
コン膜29葡堆槓し、第1図Hに丁子ようV(−該酸化
シリコン膜上にコンタクトホール會形成し、該コンタク
トホールにアルミニウム配線30會形成する。
上舵の従来の製造法の特徴とする点は、(a)酸化シリ
コン膜の堆積および均一トライエツチングにより、ポリ
シリコンゲート電極(illI111]にのみ酸化シリ
コンを形成する。(b)白金膜を堆積、熱処理し、シリ
コン上の白金の一+W白金シリサイドに変える点にある
。し〃)シてこの製造法においてに(a)工程が複雑で
長いため、歩留りが低1し、製造時間か増大すること、
(b)ボリンリコンケート電極側壁の酸化シリコン膜の
均一な形成か魁しく、ソース・トレイン領域とゲート電
極との耐圧劣化ケ生じ易いこと。などの欠点會伴ってい
る。
本発明は、第1の導電膜バタンを有する半導体基板上に
、第2の導電嗅會堆積し、該半導体基板ケ酸素を含・む
雰囲気で熱処理″3−ることにより、該第1の導電膜バ
タンとP縁さn、かつ半導体基板とショットキ接触上布
する第2の轡電膜パタン會形成することヶ特徴とするも
ので、微細バタン勿崩し、かつ前速の半導体装置rうる
ための半導体装置の製造法ケ提供することケ目的とする
ものである。
前記の目的ケ達成するため、本発明に半導体基板の主面
上に第1の杷縁膜勿形取する工程と、該第1の絶縁膜上
にBr望のバタン會有する。シリコンあるいはシリコン
化合物からなる第1の導電膜バタン紮形成yる工程と、
該第1の導電膜パタン全マスクとして、前i口第1の絶
縁膜を半導体基板面に達するまで食刻する工程と、前n
じ半導体基板面と前iじ第1の24電膜バタンと紮覆っ
て、シリコン化合物からなる第2の導電膜音形成する工
程と、酸素?11−合んた雰囲気中で前記半導体基板を
熱処理する工程とケバむことを特徴とする半導体装置の
製造法ケ発明の費旨とするもので、ある。
次に本発明の実施例ヶ際何図面について説明する。なお
実施例は一つの例示であって、不発明の鞘神會逸脱しな
い範囲内で、柚々の変更あるいは改良ケ行いうろことは
19丑でもない。
第2図は、本発明に係る半導体装置の製造法の一実施例
を示したものである。
壕す、第2図Aに示″′fよりに半導体基板1の主面2
側に素子分離都3葡形成し、半導体基板1の酸素雰囲気
中での熱処理等により第1の絶に膜ケ全面に形成し、D
T望のパタン上布する71人コン葦たUチタンシリサイ
ド、モリフ゛テンシリサイド、タングステンシリサイド
、タンタルシリーリイト、白金シリサイド等のンリコン
化合物力・らなる第1の導電膜バタン丁なゎちゲート′
亀憧5を形成し、ゲート電極5會マスクとじて第1の絶
縁膜上半導体基板面に達する1で食刻(エッナングノし
、ゲート酸化膜4ケ形成する。
次に第2図Bにボテように、ゲート電極5および半畳体
基板面、素子分離部3盆憶って、半導体基板lの主面2
上に、スパッタ法、蒸層法等奮用いて、チタンシリツィ
ト、モリブテンシリサイド、タングステンシリブイト、
タンタルシリサイド、白金シリサイド等のシリコン化合
物からなる第2の導電膜loケ形成する。次に、半導体
基板1の酸素ケ@む雰囲気中での熱処理によジ、第2図
Cに示すようVC第2の導電膜の部分が酸化され、ソー
ス、ドレイン領域11が上6じゲート電極5と絶縁され
て、上記の半導体基板lとショットキ接触を有しで形成
される。この時、ゲート電極5上にも、4電層12が同
時に形成される。′!、た、半導体基板1の主面2上に
上記ソース、トレイン領域11おまひ等電層12ケ覆っ
て、酸化物力)らなる絶縁層13も同時に形成される。
その後第2図pに牢丁ように、絶縁層13にコンタクト
ホール8を形成し、さらに配線9紫形成して、半導体装
置葡得る。
以上、杢発明會用いたソース、ドレイン電徐形成法では
、第2図りに示すように、ソース。
ドレイン饋域ll會シリコン化合物Vこより形成できる
ため、不純物を尋人してソース、ドレイン領域ケ形成す
る従来広に比較しで、ソース、ト1ル イン鎖酸のシート抵抗を−〜−に低減できるO050 葦だ、スパッタ法、蒸眉法勿用いて堆積する。
第2の導′亀膜の膜厚を制御することにより、半導体基
板深さ方向の寸法が極めて小さいソースお↓ひドレイン
領域を形成できる。
なお、上に実施例においで、第2図Bに示したチタンシ
リツーイト、モリブデンシリサイド。
タングステンシリサイド、タンタルシリサイド。
白金シリサイド等のシリコン化合物からなる第2の4屯
膜の形成に当っては、堆積直前に半導体基板1ケ緩伽弗
酸等で短時間エツチングし、半導体基板1の主面2上の
自然酸化膜全除去することが望葦しい。′!だ、第2の
導電膜VCチタンシリ′す゛イト、タンタルシリサイド
”k用いる場合VCは、映の堆績削に真空槽をI X 
10  Torr以1゛とテる方か艮い。半導体基板l
の酸素ケ含む搭囲気中での熱処理に、例えは、第2の導
電膜VC100nrn厚のテクノシリサイドに用いf(
場合、800℃の水蒸気中、2時間の処理で艮い0′−
!た、乾燥酸素雰囲気で行う場合には、1000℃、2
時間の処理か有効である。
第2図Bにボした第2の導電膜lOの形成上、上記実施
例のシリコン化合物yt変え、シリコン膜とチタン、モ
リブデン、タングステン、メンタル、白金等の金楓膜を
交互に堆積して行うことも可能である0第2の4電映l
Oの堆積物、基板温度ラフ00℃以)とした場合には、
半導体基板1を800℃程度で熱処理するほうが望まし
いOこの場合、第2の4電膜のシリコン化合物の組成制
御が容易となる特徴かある0 また、第2の導を膜lOの形成ケ、上記実施例のシリコ
ン化合物に変え、チタン、モリブテン。
タングステン、タンタル、白金等の金員膜上堆積し、7
00℃以上のアルゴン、窒素等の雰囲気中で20分間以
上処理することVCよって行うことも可能である○この
場合、第2の4電膜lOの形成tより簡易な装置で行え
る特徴がある0このように本発明ケ用いれは、ソース、
トレイン電極のシート抵抗ケ小さくでき、半導体装置の
動作ケ高速化できる利点が必る。葦だ、ソース、ドレイ
ン′t@:極の半導体基板深さ方向の寸法ケ小δくでき
るため、トランジスタのしきい暗電圧かテヤイ・ル長の
減少Vこよって低下する、いわゆるショートチャネル効
果盆改嵜でき、半4(A−装置の尚題度化會図れる利点
がある。さらVLは、ソースおよびドレイン領域の形成
と同時に、層聞絶線膜會形成することも可能であり、半
導体装置の製造時間音短縮できる等多くの利点を廟しで
いる。
【図面の簡単な説明】
第1図A−Hは従来の半導体装置の製造法會ホし、第2
図A−Dは本発明に係る半導体装置の製造法の一実施例
紮不す。 l・・・・半導体基板、2・・・・・・半導体基板の主
面、3・・・・・・素子分離部、4・・・・・ケート酸
化膜、5・・・・・・ゲート電極、6・・・・・・不純
物導入によるソース。 トレイン饋域、7・・・・・・層間絶縁層、8・・・・
・コンタクトホール、9・・・・部側、 10・・・・
・・第2の導電ill、11・・・・・・シリコ/化合
物からなるソース、ドレイン領域、12・・・・・・シ
リコン化合物からなる導電層、13・・・・・・酸化物
からなる絶縁層特許出願人 日不電信電話公社

Claims (2)

    【特許請求の範囲】
  1. (1)半纏t4一基板の主面上に第1の絶縁膜葡形成す
    る工程と、該第1の絶縁膜上にf9■望のバタンを刹す
    る。シリコンあるいはシリコン化合物からなる第1の導
    電膜バタン葡形成する工程と、該第1(/J導電験バタ
    ン葡マスクとして、前8じ第1の絶縁映忙半導体基板面
    に達する葦で食刻する工程と、前ic″P4体基板面体
    罰板面第1の導電膜バタンと2覆って、シリコン化合物
    からなる第2の導′ML映會形成する工程と、彪累紫含
    んた雰囲気中で前りじ半碑体基板を熱処理する工程とケ
    宮むことγ%徴と了る半導体装置の製造法。
  2. (2)削訛第2の晦奄膜會Jし戚する工程において、シ
    リコン映と金haと會父互に堆積し、シリコノ化合物會
    形成すること全特徴とする待iff―求の範囲第1項6
    0載の半導体装置の製造法。 (3J  M!I Oじ第2の導屯験盆形成する工程に
    おいて、金l@l!に堆稙し、熱処理によりシリコン化
    合物を形成することr特徴とする待Wt請求の範囲第1
    項記載の半導体装置の製造法。
JP11991282A 1982-07-12 1982-07-12 半導体装置の製造法 Pending JPS5911681A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11991282A JPS5911681A (ja) 1982-07-12 1982-07-12 半導体装置の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11991282A JPS5911681A (ja) 1982-07-12 1982-07-12 半導体装置の製造法

Publications (1)

Publication Number Publication Date
JPS5911681A true JPS5911681A (ja) 1984-01-21

Family

ID=14773265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11991282A Pending JPS5911681A (ja) 1982-07-12 1982-07-12 半導体装置の製造法

Country Status (1)

Country Link
JP (1) JPS5911681A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61103424U (ja) * 1984-12-11 1986-07-01
JPS61231765A (ja) * 1985-04-08 1986-10-16 Hitachi Ltd 薄膜半導体装置の製造方法
JPS61278163A (ja) * 1985-06-03 1986-12-09 Hitachi Ltd 薄膜トランジスタの製造方法
US4830255A (en) * 1986-09-18 1989-05-16 Yoshida Kogyo K. K. Fastener conveying apparatus for fastener assembling machine
JPH04200588A (ja) * 1990-11-30 1992-07-21 Y A Shii Kk クリーニング方法及びその装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61103424U (ja) * 1984-12-11 1986-07-01
JPS61231765A (ja) * 1985-04-08 1986-10-16 Hitachi Ltd 薄膜半導体装置の製造方法
JPH0550854B2 (ja) * 1985-04-08 1993-07-30 Hitachi Ltd
JPS61278163A (ja) * 1985-06-03 1986-12-09 Hitachi Ltd 薄膜トランジスタの製造方法
JPH0551176B2 (ja) * 1985-06-03 1993-07-30 Hitachi Ltd
US4830255A (en) * 1986-09-18 1989-05-16 Yoshida Kogyo K. K. Fastener conveying apparatus for fastener assembling machine
JPH04200588A (ja) * 1990-11-30 1992-07-21 Y A Shii Kk クリーニング方法及びその装置

Similar Documents

Publication Publication Date Title
JPS61230362A (ja) チタニウム珪化物ゲート電極および相互接続の製作方法
KR950010054B1 (ko) 반도체장치 및 그 제조방법
JPH07211668A (ja) 半導体デバイスの導電層、mosfet及びそれらの製造方法
JPH07161659A (ja) 半導体装置およびその製造方法
JPS5911681A (ja) 半導体装置の製造法
US20180130912A1 (en) Field effect transistor including graphene layer
JPH0361346B2 (ja)
JP4541489B2 (ja) 半導体装置及びその製造方法
JPS6213075A (ja) 半導体装置
JP3436315B2 (ja) Monos型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法
JP2621327B2 (ja) 半導体装置の製造方法
JPS627165A (ja) 半導体装置の製造方法
JP3196241B2 (ja) 半導体装置の製造方法
JPS6132572A (ja) 半導体装置
JPS63197377A (ja) 非晶質シリコン薄膜トランジスタの製造方法
TWI819592B (zh) 半導體裝置及其製作方法
RU2680989C1 (ru) Способ изготовления полупроводникового прибора
JPH0196960A (ja) 半導体装置
JPS6160588B2 (ja)
JPS5856470A (ja) 半導体装置の製造方法
KR960032643A (ko) 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/ 박막의 티타늄 실리사이드 형성방법 및 이를 이용한 반도체소자의 제조방법
JPH0770500B2 (ja) 電極・配線の製造方法
JPS60138973A (ja) 絶縁ゲ−ト型電界効果トランジスタの製造方法
JPH0730108A (ja) Mis型半導体装置及びその製造方法
JP3644977B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法