JPS59115644A - ル−プ伝送システム - Google Patents

ル−プ伝送システム

Info

Publication number
JPS59115644A
JPS59115644A JP57223787A JP22378782A JPS59115644A JP S59115644 A JPS59115644 A JP S59115644A JP 57223787 A JP57223787 A JP 57223787A JP 22378782 A JP22378782 A JP 22378782A JP S59115644 A JPS59115644 A JP S59115644A
Authority
JP
Japan
Prior art keywords
timer
node processor
detector
transmission
loop transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57223787A
Other languages
English (en)
Inventor
Isao Nakada
勲 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57223787A priority Critical patent/JPS59115644A/ja
Publication of JPS59115644A publication Critical patent/JPS59115644A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/437Ring fault isolation or reconfiguration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 この発明はループ伝送システムを構成するノードプロセ
ンナに関yるものである。
(従来技術〕 従来、ループ伝送シ、ステムにおいて異常が発ljると
、該システムに接続されるノードプロセンナをルーズか
ら切り離して診断を行うが、あるいは診断ノードプロセ
ッサによって一定時間間隔ごとに診断を行なっていた。
このような従来技術では、ノードプロセッサがループか
ら切り離されたり、あるいは診断中ループ伝送システム
が使用できな(なるという問題がある。またインターミ
ツテントな誤りの場合、誤り検出が不可能である。
〔発明の目的〕
本発明の目的とするところは、上記の如き従来技術の問
題点を除去するものであり、ノードプロセッサの送受信
部とは独立にノードプロセッサの入力信号と出力信号を
簡単なノー−ドウエアで監視することにより、ループ伝
送システム及びノードプロセッサに影響を与えることな
(−ノードプロセッサが自分自身を監視する信頼性の高
いループ伝送システムを提供することにある。
〔発明の概要〕
本発明は、ノードプロセッサとルーフ伝送路とを有し、
ノードプロセッサはループ伝送路からゴーアヘッド((
3A)信号を受信したとき該ノードプロセッサに送信す
べきデータがあれは該データとGAとを送信し、送信す
べきデータがなければ弘のみを送信するよう構成された
ループ伝送システムを前提とする。
このようなループ伝送システムにおいて、本発明は、前
記ノードプロセッサに、ループ伝送路からの入力信号か
ら弘の検出を行う受信鳴出手段と、ループ伝送路への出
力信号からGAの検出を行う送信GA検出手段と、受信
GA検出手段がGAを検出したときスタートされ送信G
A検出手段がGAを検出したときストップされるタイマ
ーと、下記いずれかの異常: (1)  タイマーが動作中に受信GA検出器がGAを
検出した(ループ上に2個以上のQリー周回している)
;(2)  タイマーが停止中に送信値検出器が軌を検
出した(ノードプロセッサが甑を受信しないのに送信し
た); (3)  タイマーが動作中にタイムアウトした(ノー
ドプロセッサが規定時間を越えてデータを送信した。ま
たは送信終了時弘を送信しなかった); を検出する手段とを有するGA監視部を付加し、前記異
常が検出されたとき、異常検出手段はノードプロセッサ
に報告するループ伝送システムを特徴とTる。
〔発明の実施例〕
次に本発明の実施例につき、図面を用いて詳細に説明す
る。
第1図は、ノードプロセッサの一部及び甑監視部11の
ブロック図で本発明に関する部分を示したものである。
ノードプロセラ?2は、復調器3.バイパススイッチ5
及び変調器4を通してループ伝送路1に接続されている
。復調器6は、ループ伝送路1からの変調信号を入力信
号乙に復調し、パイ・ζススインチ5.受信部8及びG
Affffl視部11の受偏部11器12に送る。
ノードプロセッサ2の制御部10が非動作中のときバイ
パススイッチ5は閉じられ、入力信号6はそのまま出力
信号7どして変調器4に送られる。
受信部8は、入力信号6を制御部10と送信部9に送る
送信部9は、受信部8からの信号が甑で制御部10に送
信データがあれは、μをフラグに変換し、複数の送信フ
レーム及びGAを出力信号7として、変調器4および送
信■岐出器13に送る。
送信データが無ければ、受信部8からの信号を変更する
ことな(出力信号7とする。
受信小検出器12は、入力信号6にGAが現われると異
常検出器15に知らせ、タイマ14をスタートさせる。
送信GA検出器13は、出力信号7にGAが現われると
異常検出器15に知らせ、タイマ14をストップさせる
タイマ1$ま、スタート/ストップ信号により駆動され
、タイマが動作中か停止中かを異常検出器15に知らせ
るものである。
異常検出器15は、受信GA検出器12.送(fA検出
器16及びタイマ14からの信号により、異常を検出す
ると、ノードプロセラf2の開側1部1゜に異常発生を
知らせる。
以下上記のような構成をもつノードプロセッサ2の動作
について説明する。
受信G検出器12は入力信号6を常時監視1−1GAを
検出すると異常検出器15に知らせ、その後タイマ14
をスタートさせる。このとき異常検出器15は、タイマ
14が停止中であれは正常とし、タイマ14がすでに動
作中であれは、送信部9力;送信中に次のGAが米たも
のとみなし、制御部10にωい重複異常を知らせる。
送信GA検出器16は、出力信号7を常時監視しており
、出力信号7に弘を検出すると異常検出器15に知らせ
、その後タイマ14をストップさせる。このとき異常検
出器15は、タイマ14が動作中なら正常とし、タイマ
14がすでに停止中であれば送信部9が唆受信すること
な(GAを送出したものとみなし、制御部10にGへ発
生異常を知らせる。
タイマ14は、動作中にタイマ値が規定時間経1過して
もストップの指令がされな℃・と、タイムアウトとみな
し、タイマをストップさせて異常検出器15に知らせる
。このとき異常検出器151tt、、送信部′9が送信
フレームの後に甑を付加しな力・つたか、または送信部
9が規定時間を越えて送信しているものとみなし、制御
部10にGA消滅異常を知らせる。
〔本発明の効果〕
以上述べた如< −GAの監視をノードプロセッサの送
受信動作と独立に行うため、本発明にあっては次の如き
効果を得ることができる。
(1)  ωい監視をノードプロセッサの送受信動作と
独立に行うため、ノードプロセッサをループから切り離
したり、診断のためループを占有することなく、ノード
プロセッサ及びループ伝送システムの監視を行うことが
できる。
+21  ONO監視をノードプロセッサの送受信動作
と独立に常時行うため、インターミツテントな誤りも検
出することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すノードプロセッサの一
部及び…監視部のブロック図である。 1・・・ループ伝送路 2・・・ノードプロセッサ 6・・・入力信号 7・・・出力信号 8・・・受信部 9・・・送信部 10・・・制御部 11・・・G、N醗視部 12・・・受信い検出器 16・・・送信GA検出器 14・・・タイマー 15・・・異常検出器 第 l 図

Claims (1)

  1. 【特許請求の範囲】 ノードプロセッサとループ伝送路とを有し、該ノードプ
    ロセンナは該ループ伝送路からゴーアヘッド(GA)信
    号を受信したとき該ノードプロセッサに送信すべきデー
    タがあれば該データとGA  とを送信し、該ノードプ
    ロセンナに送信すべきデータがなければ(至)みを送信
    するよう構成されたループ伝送システムにおいて、前記
    ノードプロセッサには、前記ループ伝送路からの入力信
    号からGAの検出を行う受信GA検出手段と前記ループ
    伝送路への出力信号からGAの検出を行う送信値検出手
    段と該受信GAs出手段がGAを検出したときスタート
    されるとともに該送信値検出手段がGAを検出したとき
    ストラグされるタイマーと下記いずれかの異常=(1)
      前記タイマーが動作中に前記受信弘検出器がGA 
    を検出した; (21前記タイマーが停止中に前記送信GA検出器がG
    Aを検出した; (3)前記タイマーが動作中にタイムアウトした;を検
    出する手段とを有するGA  監視部が付加されており
    、前記異常が検出されたとき前記異常検出手段は前記ノ
    ードプロセンナに報告することを特徴とするルーズ伝送
    システム。
JP57223787A 1982-12-22 1982-12-22 ル−プ伝送システム Pending JPS59115644A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57223787A JPS59115644A (ja) 1982-12-22 1982-12-22 ル−プ伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57223787A JPS59115644A (ja) 1982-12-22 1982-12-22 ル−プ伝送システム

Publications (1)

Publication Number Publication Date
JPS59115644A true JPS59115644A (ja) 1984-07-04

Family

ID=16803701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57223787A Pending JPS59115644A (ja) 1982-12-22 1982-12-22 ル−プ伝送システム

Country Status (1)

Country Link
JP (1) JPS59115644A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0275086A2 (en) * 1987-01-12 1988-07-20 Tokyo Electric Co., Ltd. In-line coupling circuit for a closed-loop communication terminal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0275086A2 (en) * 1987-01-12 1988-07-20 Tokyo Electric Co., Ltd. In-line coupling circuit for a closed-loop communication terminal

Similar Documents

Publication Publication Date Title
JPS59115644A (ja) ル−プ伝送システム
JPH04299429A (ja) マルチプロセッサシステムの障害監視方式
JP2535594B2 (ja) 防災監視装置
JPS58170247A (ja) 自動ル−プ・バツク制御方式
JPS6124345A (ja) 信号出力ゲ−ト制御方式
JP2747948B2 (ja) マルチプロセッサシステムのリモート監視方式
JPH0524761A (ja) エレベータの遠隔監視装置
JPH0293970A (ja) マルチプロセサシステム
JPH04167142A (ja) 情報処理装置の障害検出方式
JPH0317259B2 (ja)
JPS6028342A (ja) ロ−カルエリアネツトワ−クにおける障害検出方式
JPS61236241A (ja) 情報伝送装置の縮退運用方式
JPH0413324A (ja) 障害通知方式及びデータ伝送システム
JPS58151725A (ja) 二重化変調回路
JPS61290566A (ja) マルチネツトワ−クシステム故障診断方法
JPH05207046A (ja) データ収集ネットワークシステムにおけるデータ収集方式
JPS60128742A (ja) 伝送路障害処理方式
JPH0566052B2 (ja)
JPH01112851A (ja) データ通信システム
JPH10207745A (ja) プロセッサ間生存確認方法
JPH07123030A (ja) 故障診断装置
JPH0234504B2 (ja)
JPH01106544A (ja) ループネットワークに接続される端末装置の保守監視方法
JPH01282939A (ja) 通信端末装置
JPH09181753A (ja) データ処理装置の異常検出装置