JPS59114880A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59114880A
JPS59114880A JP57224537A JP22453782A JPS59114880A JP S59114880 A JPS59114880 A JP S59114880A JP 57224537 A JP57224537 A JP 57224537A JP 22453782 A JP22453782 A JP 22453782A JP S59114880 A JPS59114880 A JP S59114880A
Authority
JP
Japan
Prior art keywords
layer
substrate
side electrode
semiconductor
ingap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57224537A
Other languages
English (en)
Inventor
Akio Yamaguchi
昭夫 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57224537A priority Critical patent/JPS59114880A/ja
Publication of JPS59114880A publication Critical patent/JPS59114880A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)  発明の技術分野 本発明は半導体装置の製造方法、特にガリウム・砒素化
合物半導体基板に接してインジウム・ガリウム・燐又は
インジウム・ガリウムφ砒素・燐化合物半導体層が設け
られてなる光半導体装置等に関して、ガリウム・砒素化
合物基板を選択的に除去する製造方法に関する。
(b)  従来技術と問題点 半導体発光ダイオード、半導体レーザなどの半導体発光
装置及び半導体フォトダイオードなどの半導体受光装置
は多くの産業民生分野における光情報システムの基本的
な構成要素の一つとして各使用目的に対応した最適化が
進められている。
これらの光半導体装置においては目的とする発受光波長
に対応する禁制帯幅を有する半導体材料製 を選択して光電変換が行なわれる活性層とし、多くけこ
の活性層の両側にこれより禁制帯幅が太きい半導体層を
組合わせたへテロ接合構造が半導体基板に格子整合して
形成されている。
可視赤色光を対象とする光半導体装置特に発光装置に使
用される半導体材料の一つにインジウム・ガリウム・砒
素・燐(I nGaAs P )が挙げられる。この波
長帯域にInGaAsPを用いる場合には半導体基板と
してはガリウム・砒素(GaAs)結晶が用いられ、I
nGaAsPよシ禁制帯幅が大きい半導体材料としては
インジウム・ガリウム・燐(InGaP)或いは活性層
よシ砒素(A8)の組成比が少ないInGaAsPが用
いられることが多い。
しかしながらこの半導体材料の組合せにおいて基板とし
て用いられているGaAs結晶はこれに格子整合するI
nGaAsPよシ禁制帯幅が小さく 、InGaAsP
活性層よシ発生する光或いは吸収される光に対して不透
明である。従って面発光ダイオード等において基板方向
に発受光を行なわせる場合には、少くとも光の通過すべ
き部分のG a A s基板は除去しなければなら々い
半導体基板上に所要の半導体素子を形成した後にこの半
導体基板を除去するには研摩して除去する方法とエツチ
ング特に化学エツチングによって除去する方法とが一般
的に行なわれている。
研摩法による場合には成長層に対して基板のみを選択的
に除去することは不可能であって、前記の光半導体装置
の場合に研摩法を適用することを試みるならば、第1の
エピタキシャル成長層であるInGaP層等を少なくと
も数10〔μm〕程度の厚さに成長させることが必要と
なる。しかしながらこの様な厚さのエピタキシャル成長
を結晶欠陥或いはエツジグロース等を抑制して実現する
ととは極めて困難である。
エツチング法特に化学エツチング法は本来選択的除去に
適する方法ではあるが、GaAsをエツチングし、In
GaPを侵さないエツチング液は従来知られておらず、
研摩法と同様に第1のエピタキシャル成長層を厚くする
ことを余儀なくされている。前記例れの方法に依る場合
においても制御性が悪く、再現性に乏しい現状にある0 (c)発明の目的 本発明は、GaAa基板上に形成されるI nGaP/
 InGaAsP / InGaP系光半導体装置に関
して、GaAs基板を化学エツチング法によって選択的
に除去する製造方法を提供することを目的とする。
(d)  発明の構成 本発明の前記目的は、ガリウム・砒素化合物半導体基板
に接して、該基板に格子整合するインジウム・ガリウム
・燐化合物又はインジウム・ガリウム・砒素・燐化合物
よりなる半導体層を形成する工程と、該基板を水酸化ア
ンモニウムと過酸化水素とを含む水溶液によって選択的
に除去する工程とを含む製造方法により達成される。
(e)  発明の実施例 以下本発明を実施例により図面を参照して具体的に説明
する。
第1図乃至第5図は面発光ダイオードにかかる本発明の
実施例を示す断面図である。
第1図参照 (100)面を主面とする厚さ約300〔μm〕の錫(
Sn)ドープn型GaAs基板l上に、基板と格子整合
して次の各半導体層を順次成長する。すなわち、GaA
s基板1に接して、セレン(Se)ドープn型InGa
P層2を厚さ約2(μm:]に、ノンドープのInGa
AsP層3(フォトルミネセンスピーク波長λpL=7
10〔7LrrL〕)を厚さ約0.5[:μm:]に、
カドミウム(Cd)ドープn型InGaP層4を厚さ約
1.5[μm〕に、ゲルマニラA (Ge)ドープp+
mGaAs層5を厚さ約0.5〔μm〕に順次成長する
。本実施例は液相エピタキシャル成長方法を適用してい
るが気相成長方法など他の方法を用いてもよい。
第2図参照 前記半導体基体を洗浄した後にp生型GaAs層5面上
に、例えば金(Au)約10〔/m〕、亜鉛(Zn)リ
ングラフィ法によって例えば直径約40〔μ町ののp側
電極6を形成する。
次いで例えば二酸化シリコン(Sift)を厚さ0.5
〔μm〕程度にスパッタ法等によって被着して絶縁膜7
を設けた後に、例えば温度420〔℃〕時間5分間程度
の加熱処理を施して、p側電極6とp+型GaA a層
5との間の合金化を行なう。
次いでホトリソグラフィ法によってp’fAU’を極6
上において絶縁膜7に例えば直径約30〔μm〕の開口
を設けた後に、例えばクロム(Cr)約50 [:/r
n]。
Au約150[:4!m]を蒸着し、更にAuを厚さ2
0[μm、3程度にめっきしてp側電極6′とする。
第3図参照 G a A s基板1を研摩して厚さを約100〔μm
〕とする。しかる後に基板1の研摩面上に7オトレジス
ト(例えばAZ−1350J)を塗布し、前記Au/Z
np側電極6に対向する位置において、例えば直径約2
00〔μm〕の円形範囲外の7オトレジストを除去する
。次いで例えば金・ゲルマニウム・ニッケル(AuGe
Ni )を蒸着し、前記レジスト及びレジスト上のAu
GeNi皮膜を除去した後に温度370〔℃〕時間1分
間程度の合金化熱処理を行なってn側電極8を形成する
第4図参照 GaAs基板1の裏面を例えば厚さ0.5〔μm)’f
f1度の5102膜9で被覆し、ホトリソグラフィ法に
よって、前記Au/Zn p側電極6に対向する位置に
おいて、例えば直径約80〔μml〕の円形の関口を設
ける。
次いでアンモニア水(NH40H) ’過酸化水素水(
H2O2)=1 : 20の混合液による化学エツチン
グ処理によって、GaAs基板1を選択的にエツチング
して先取出窓部10を形成する。本エツチング処理のエ
ツチング速度はエツチング液の組成比によって制御する
ことが可能である。
前記組成比を1=10乃至j30の範囲で変化させた場
合において、GaAs基板1に対するInGaP層2の
選択性は充分に得られている。
第5図参照 SiO2膜9を除去し、素子切り離し後p側電極6′側
をステム11にボンディングする。
本実施例に電流100[mA]を通じたとき、発光波長
は約700〔μm〕で光出力は0.5乃至1[:mW〕
が得られた。
以上説明した実施例は面発光ダイオードであるが面発光
レーザその他の半導体発光装置並びにフォトダイオード
等の半導体受光装置についても本発明を適用することが
できる。
(f)  発明の詳細 な説明した如く本発明によれば、InGaP又はInG
aAsP層に対して選択的にGaAs基板をエツチング
除去することが可能であるために、従来の如< InG
aP又はInGaAsP層を厚く成長させる必要はなく
、光半導体装置設計の自由度が増加するのみならず作業
性も向上して、再現性良く容易に光半導体装置を製造す
ることができる。
【図面の簡単な説明】
第1図乃至第5図は面発光ダイオードにかかる本発明の
実施例を示す断面図である。 図において、1はGaAs基板、2はInGaP J脅
+3はInGaAsP層、4はInGaP層、5はGa
As層、6及び6′はp側電極、7は絶縁膜、8はn側
電極、11はステムを示す。 察1 園 第5K      。

Claims (1)

    【特許請求の範囲】
  1. ガリウム・砒素化合物半導体基板に接して、該基板に格
    子整合するインジウム・ガリウム・燐化合物又はインジ
    ウム・ガリウム・砒素・燐化合物よシなる半導体層を形
    成する工程と、該基板を水酸化アンモニウムと過酸化水
    素とを含む水溶液によって選択的に除去する工程とを含
    んでなることを特徴とする半導体装置の製造方法。
JP57224537A 1982-12-21 1982-12-21 半導体装置の製造方法 Pending JPS59114880A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57224537A JPS59114880A (ja) 1982-12-21 1982-12-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57224537A JPS59114880A (ja) 1982-12-21 1982-12-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59114880A true JPS59114880A (ja) 1984-07-03

Family

ID=16815350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57224537A Pending JPS59114880A (ja) 1982-12-21 1982-12-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59114880A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6272179A (ja) * 1985-09-25 1987-04-02 Sharp Corp 薄型の化合物半導体装置の製造法
JP2007307078A (ja) * 2006-05-17 2007-11-29 Yoshio Yabe 携帯用t字型振動カミソリ器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6272179A (ja) * 1985-09-25 1987-04-02 Sharp Corp 薄型の化合物半導体装置の製造法
JP2007307078A (ja) * 2006-05-17 2007-11-29 Yoshio Yabe 携帯用t字型振動カミソリ器

Similar Documents

Publication Publication Date Title
US5739552A (en) Semiconductor light emitting diode producing visible light
US20020125492A1 (en) Semiconductor light emitting device and method for producing the same
JP6452651B2 (ja) 半導体光デバイスの製造方法および半導体光デバイス
US8659053B2 (en) Semiconductor light detecting element
US5488235A (en) Semiconductor light-emitting element and method for manufacturing therefor
EP0114109B1 (en) Semiconductor laser device and method for manufacturing the same
US4779281A (en) Light emitting chip and optical communication apparatus using the same
GB2033155A (en) Light emissive diode structure
JPS59114880A (ja) 半導体装置の製造方法
JPH06164057A (ja) 半導体レーザおよびその製造方法
JPH0645646A (ja) p−nヘテロ接合を有する赤外発光ダイオード及びその製造方法
JP3410166B2 (ja) 赤色発光ダイオード素子
JP2648533B2 (ja) 反射型光電面
JP4492154B2 (ja) 光電子集積素子およびその製造方法
JP2001085741A (ja) 半導体素子および発光半導体素子
JP2993167B2 (ja) 面発光半導体レーザの製造方法
JPH04372188A (ja) 半導体レーザ素子
JPH05235406A (ja) 半導体発光素子
JPS6316689A (ja) 半導体装置
JPH08186286A (ja) 半導体発光素子
JPH09326511A (ja) 光半導体素子およびその製造方法
JP2003046110A (ja) 半導体受光素子
JPS6018984A (ja) 発光素子とその製造方法
KR910005392B1 (ko) 접합전류 제한 영역을 갖는 이중 헤테로 접합형 발광다이오드의 제조방법
JPS60161690A (ja) 半導体レ−ザの製造方法