JPS59114839A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59114839A JPS59114839A JP22380182A JP22380182A JPS59114839A JP S59114839 A JPS59114839 A JP S59114839A JP 22380182 A JP22380182 A JP 22380182A JP 22380182 A JP22380182 A JP 22380182A JP S59114839 A JPS59114839 A JP S59114839A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- resist film
- photo resist
- film
- wall surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアルミニウムの金属配線に関するものである。
第1図(a)〜(d)は従来方法におけるアルミニーラ
ム金属配線の断面図である。半導体基板1を酸化処理す
ることによって生じる酸化膜2を有する半導体装置を(
b)においてアルミニュウム薄膜3を真空蒸着法等で形
成する。tc+においてホトレジストを塗布し1.所望
の大きさWlを有するホトレジスト膜4をホトリソグラ
フィ技術で形成する。td)においてアルミニュウムの
エツチング液9例えばりん酸を主体とする溶液に浸漬す
るとホトレジスト膜4に被覆されない部分がエツチング
されるためホトレジスト膜4の直下にアルミニュウムの
島5が形成できる。
ム金属配線の断面図である。半導体基板1を酸化処理す
ることによって生じる酸化膜2を有する半導体装置を(
b)においてアルミニュウム薄膜3を真空蒸着法等で形
成する。tc+においてホトレジストを塗布し1.所望
の大きさWlを有するホトレジスト膜4をホトリソグラ
フィ技術で形成する。td)においてアルミニュウムの
エツチング液9例えばりん酸を主体とする溶液に浸漬す
るとホトレジスト膜4に被覆されない部分がエツチング
されるためホトレジスト膜4の直下にアルミニュウムの
島5が形成できる。
上記方法によると、エツチング溶液中に浸漬するためエ
ツチング機能は等方性となりW1幅を有するレジスト膜
の下のアルミニュウムもエツチングされる。(一般にサ
イドエツチングと呼ばれる)そのため所望の大きさWl
がW2となる( W2 > W、 )。
ツチング機能は等方性となりW1幅を有するレジスト膜
の下のアルミニュウムもエツチングされる。(一般にサ
イドエツチングと呼ばれる)そのため所望の大きさWl
がW2となる( W2 > W、 )。
その結果アルミニュウムの電流容量が減少し2発熱等の
弊害を起す。
弊害を起す。
本発明はアルミニュウムのエツチング液を使用しないこ
とを特徴とし、その目的は所望のアルミニュウム線幅を
確保するにある。
とを特徴とし、その目的は所望のアルミニュウム線幅を
確保するにある。
第2図(a)〜(d)は本発明による実施例の断面図で
ある。(a)は第1図(a)と同じである。tb)にお
いてホトレジスト膜4を作成後ホトリソグラフィ技術に
て所望の大きさWlを有する六6を形成する。tc)に
おいて真空蒸着法によって、アルミニーラムの薄膜3を
形成する。この時穴6の壁面7にもアルミニーラムが付
着することがあるが、アルミニュウム薄膜3の厚さに比
べると1/100−1/1000のオーダである。(d
)においてホトレジスト膜4を除去すればWlの大きさ
を有するアルミニュウムの島8を形成することができる
。ホトレジスト膜4を除去する方法としては、一般にプ
ラズマアッシャと呼ばれるドライエツチング法やアルミ
ニュウムを侵すことなく、ホトレジスト膜4だけを除去
する有機溶液に浸漬するとよい。もし壁面7にアルミニ
ュウムが付着し、上記方法にてホトレジスト膜4が除去
されない場合は、上記方法の前に軽くアルミニュウムの
エツチング液中に放置するとよい。
ある。(a)は第1図(a)と同じである。tb)にお
いてホトレジスト膜4を作成後ホトリソグラフィ技術に
て所望の大きさWlを有する六6を形成する。tc)に
おいて真空蒸着法によって、アルミニーラムの薄膜3を
形成する。この時穴6の壁面7にもアルミニーラムが付
着することがあるが、アルミニュウム薄膜3の厚さに比
べると1/100−1/1000のオーダである。(d
)においてホトレジスト膜4を除去すればWlの大きさ
を有するアルミニュウムの島8を形成することができる
。ホトレジスト膜4を除去する方法としては、一般にプ
ラズマアッシャと呼ばれるドライエツチング法やアルミ
ニュウムを侵すことなく、ホトレジスト膜4だけを除去
する有機溶液に浸漬するとよい。もし壁面7にアルミニ
ュウムが付着し、上記方法にてホトレジスト膜4が除去
されない場合は、上記方法の前に軽くアルミニュウムの
エツチング液中に放置するとよい。
このようにして形成したアルミニュウムの島8はサイド
エツチングの現象が発生しないため、所望のWlを有す
るアルミニュウムの島が形成できる。
エツチングの現象が発生しないため、所望のWlを有す
るアルミニュウムの島が形成できる。
仮に壁面7にアルミニーラムが付着した場合、その厚み
は1/100〜1/1000であるため、アルミニュウ
ムが付着した場合、その厚みは1/100−L/100
0であるため、アルミニーラムのエツチング液中に浸漬
しても、サイドエツチング現象は発生しない。
は1/100〜1/1000であるため、アルミニュウ
ムが付着した場合、その厚みは1/100−L/100
0であるため、アルミニーラムのエツチング液中に浸漬
しても、サイドエツチング現象は発生しない。
そのため電流容量が変化しないので2発熱等の弊害を起
すことはない。
すことはない。
以上説明したごとく2本発明によれば、アルミニュウム
のサイドエツチング現象が防止できるため、アルミニー
ラム配線の細りゃ断線が無くなる。
のサイドエツチング現象が防止できるため、アルミニー
ラム配線の細りゃ断線が無くなる。
その結果として、電流容量が確保できるため、信頼性に
関しても充分対処できる。
関しても充分対処できる。
第1図(a)〜(d)は従来方法による断面図、第2図
(a)〜td)は本発明による実施例の断面図。 に半導体基板、2二酸化膜、3:アルミニュウム薄膜、
4:ホトレジスト膜、5.8:アルミニュウムの島。 第1図 第2図
(a)〜td)は本発明による実施例の断面図。 に半導体基板、2二酸化膜、3:アルミニュウム薄膜、
4:ホトレジスト膜、5.8:アルミニュウムの島。 第1図 第2図
Claims (1)
- 半導体基板上にアルミニュウムの金属配線を形成する工
程において、基板上にホトレジスト膜を塗布する工程と
、所望の大きさの穴を形成する工程と、アルミニュウム
薄膜を蒸着する工程と、ホトレジスト膜を除去する工程
を具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22380182A JPS59114839A (ja) | 1982-12-22 | 1982-12-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22380182A JPS59114839A (ja) | 1982-12-22 | 1982-12-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59114839A true JPS59114839A (ja) | 1984-07-03 |
Family
ID=16803928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22380182A Pending JPS59114839A (ja) | 1982-12-22 | 1982-12-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59114839A (ja) |
-
1982
- 1982-12-22 JP JP22380182A patent/JPS59114839A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4430365A (en) | Method for forming conductive lines and vias | |
JP2606900B2 (ja) | パターン形成方法 | |
JP2786115B2 (ja) | 半導体素子のブァイアフラグの形成方法 | |
JPH02321A (ja) | アパーチュア形成方法 | |
US4081315A (en) | Cermet etch technique | |
JPS59114839A (ja) | 半導体装置の製造方法 | |
JPS6349371B2 (ja) | ||
JP3126862B2 (ja) | 金属パターンの形成方法 | |
JPS6216273B2 (ja) | ||
JPS60154539A (ja) | アルミ配線の形成方法 | |
JPS5815249A (ja) | コンタクトホ−ル形成法 | |
JPS5845810B2 (ja) | パタ−ンの形成方法 | |
KR950000850B1 (ko) | 반도체 장치의 제조방법 | |
JPS59926A (ja) | アルミニウム膜の選択エツチング法 | |
KR920006202B1 (ko) | Hall소자의 전극패드 제조방법 | |
JPS6367736A (ja) | 半導体基板の製造方法 | |
JPH0314294A (ja) | ポリイミド樹脂膜のパターン形成方法 | |
JPS61111544A (ja) | エツチング方法 | |
JPH0220141B2 (ja) | ||
JPS5816534A (ja) | 半導体装置の製造方法 | |
JPS61287146A (ja) | 多層配線の形成方法 | |
JPH03132024A (ja) | 半導体装置の製造方法 | |
JPS6074516A (ja) | 半導体装置の製造方法 | |
JPS60111441A (ja) | 半導体装置のコンタクトホ−ルの形成方法 | |
JPS58162050A (ja) | 多層配線の形成方法 |