JPS59108153A - デバツグ方法 - Google Patents

デバツグ方法

Info

Publication number
JPS59108153A
JPS59108153A JP57218760A JP21876082A JPS59108153A JP S59108153 A JPS59108153 A JP S59108153A JP 57218760 A JP57218760 A JP 57218760A JP 21876082 A JP21876082 A JP 21876082A JP S59108153 A JPS59108153 A JP S59108153A
Authority
JP
Japan
Prior art keywords
task
program
debugging
debugged
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57218760A
Other languages
English (en)
Inventor
Hiroto Emura
弘人 江村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP57218760A priority Critical patent/JPS59108153A/ja
Publication of JPS59108153A publication Critical patent/JPS59108153A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 この発明は、プログラムのデバッグ方法に関し、特に1
つのCPUによって実行されるインタプリタプログラム
のデバッグ方法に関する。
発明の背景 インタプリタ方式の高級M iinで書かれたプログラ
ムをデバッグするために、デバッガプログラムが用いら
れる。このデバッガプログラムを用いて高級8詔で書か
れたプログラムをデバッグすると、該プログラムを1ス
テツプごとに確認しながら実行処理することができ、プ
ログラムの誤り等を検出できる。
ところで、デバッグすべき高級言語で書かれたプログラ
ムが、複数のタスクを有し、各タスク間で互いにコミュ
ニケーションを行ないながらプログラムが実行処理され
ることがある。すなわち、見掛は上複数のタスクが並列
処理されるようなプログラムである。このようなプログ
ラムをデバッグする場合には、各タスク間で行なわれる
コミュニケーションのタイミングや内容をも考虞して、
プログラムをデバッグする必要がある。というのは、各
タスク間で互いにコミュニケーションがされ、処理され
ることにより、全体として所定の動作が実行処理される
ことになるからである。
しかしながら、従来、互いにコミュニケーションをする
複数の並列処理されるタスクからなるインタプリタプロ
グラムを1つのCPUによってデバッグする場合には、
各タスクごとに、別々にしかデバッグできず、各タスク
間のコミュニケーションタイミングや内容等をも考慮し
たデバッグは不可能であった。なぜならば、1つのCP
Uは一度に1つのデバッグプログラムしか実行処理でき
ないからである。
上述の説明を、図面を参照してさらに具体的に説明しよ
う。
第1図は、従来のプログラムを実行するためのフロー図
である。第3図はデバッグされる複数のタスクAおよび
Bを有するアプリケーションプログラムのフロー図であ
る。今、第3図のタスクAを、第1図のフロー図に従っ
てデバッグ処理する場合を考える。まず第1図のステッ
プS1において、プログラムが動作し得る状態に、初期
化される。次に、ステップS2において複数のタスクの
うち、実行しよとする指定アプリケーションタスク、す
なわちタスクAがデバッガモードであるが否かの判断が
される。もし、タスクAをデバッガモードにしていなけ
れば、ステップs3に進み、タスクAの内容にしたがっ
て命令が通常の動作で実行されてしまう。この命令の実
行は、ステップS3とステップS2の閉ループに基づい
て行なわれる。
ステップS2において、タスクAがデバッガモードであ
る場合には、ステップはs4へと進む。
そして、デバッガプログラム処理(ステップ84)に従
って、まずタスクAの処理1が1ステツプごとに確認し
ながら実行される。
タスクAの処理1が終了すると、デバッグすべき指定ア
プリケーションタスクをタスクBに切換えなければなら
ない。なぜならば、タスクAの処理1が終了した後、タ
スクBがらのコマンドの受信がなければ、タスクAは次
の処I]!2/\進むことができないからである。
そこで、タスクBをデバッガモードにしく第1図ステッ
プS2)、タスクBの処理3をデバッガプログラム始期
(第1図ステップ34)に従ってデバッグする。そして
、タスクBの送信からコマンドをタスクAに与える。
このとき、タスクAは、前述のように、切換えられてデ
バッガモードでないため、このコマンドをタスクBから
受信すると、直ちに処理2の実行を行なってしまう(第
1図ステップ82.ステップS3参照)。
結局、従来のデバッガプログラムでは、デバッグすべき
複数のタスクがある場合に、デバッグすべきタスクを順
にデバッガモードに切換えなければなlうず、この切換
えより早く各タスク間でコミュニケーションがされてし
まい、所定のタスクをデバッグできないという欠点があ
ったのである。
発明の目的 この発明の目的は、上記欠点を解消しl;、互いにコミ
ュニケーションをする複数の並列処j里されるタスクを
有するインタプリタプログラムを、1つのC″”p u
 cよって確実にデバッグ−づ−る方法を提供すること
である。
発明の概要 この発明は、簡単に言えば、デバッグする所定のタスク
のデバッグ処理を外部キー人力によって中断し、所定の
条件が整った後に、中断したタスクの中断を解き、その
タスクのデバッグ処理を続行するようにしたデバッグ方
法である。
この発明の上述の目的と特徴は、図面を参照して行なう
以下の好ましい実施例の説明から一層明らかとなろう。
好ましい実旅例の説明 第2図はこの発明の一実施例のフロー図である。
第3図は一実施例のアプリケーションプログラムタスク
のフロー図である。第2図および第3図を参照して、好
ましい実施例のデパック方法について説明する。
今、第3図のタスクAを第2図のフロー図に従ってデバ
ッグする場合を考える。まず、第2図のステップS1に
おいて、第3図のプログラムが動作可能なように初期化
する。そして次のステップS2において、実行処理すべ
きタスクがデバッガモードであるか否かが判断される。
最初タスクAをデバッガモードにしておけば、ステップ
はS4へと進む。そして、ステップ84.ステップ85
゜ステップ83.ステップS2およびステップS4の閉
ループによって、タスクAの処理1がデバッグされる。
タスクAの処理1のデバッグが終了したとき、第2図の
ステップS5において、外部キー人力によってタスクA
のデバッグ処理が中断される。りると、タスクAは、ス
テップS5とステップS6とで構成される閉ループを進
み、次の命令の実行処理(ステップS3)がされない。
次に、デバッグすべきタスクをタスクBに切換える。そ
して、タスクBの処理3をデバッグする。
タスクBの処理3が終了すると、タスクBの送信からコ
マン1〜かタスク八に与えられる。このとき、タスクA
は、上述のようにステップS5とステップS6の閉ルー
プを廻っており、次の処理2へ進むことができない。
次にデバッグすべきタスクをタスクBからタスクAに再
び切換える。すると、第2図において、ステップS6の
デバッガモードからステップS4へと進み、タスクAの
処理2のデバッグが可能となる。タスクAの処理2のデ
バッグが終了マると、プログラムは終わる。
なお、タスクBにおいて、処理3がデバッグされ、送信
からコマンドがタスクAに送られた後、タスクBがデバ
ッガモードから通常のモードに切換えられると、処理4
が直ちに実行されることは言うまでもない。
もし、このときタスクBの処理4もデバッグしたければ
、タスクBをデバッガモードにして処理3を行ない、送
信からタスク八にコマンドを送った後、タスクBのデバ
ッグ処理を外部キー人力によってボース゛しておけば(
第2図ステップ85)、デバッガモードをタスクBから
タスクAに切換えても、タスクBの処理4が実行されて
しまうことはない。よって、タスク△の処理2をデパッ
クした後、再びデバッガモードをタスクBに切換えて、
タスクBの処理4を行なうことができる。
以上の説明は、タスクAおよびタスク]3の2つのタス
クを有するアプリケーションブ【−1グラムのデバッグ
について説明したが、タスクは甲に2つのみならず、3
つ以−トのタスクがあるJ間合Cも同様に11なうこと
ができる。
発明の効果 以上のように、この発明によれば、所定のタスクのデバ
ッグ処理を一時中断し、必要41条f1が撃った後にそ
のタスクのデバッグ処理が続(jでさるため、Nいにコ
ミュニケーションをづるnvlの4f列処即されるタス
クを有する複雑なプログラムを、1つのCPUによって
簡単にデバッグ4ることか可能どなる。
【図面の簡単な説明】
第1図は従来のインタプリタプログラムを大tjするフ
ロー図である。 第2図はこの発明の一実施例のインタプリタプログラム
を実行するフロー図である。 第3図は一実施例のアプリケーションプログラムのタス
クとその)【」−図である。

Claims (1)

  1. 【特許請求の範囲】 互いにコミユニクージョンをする少数の並列処理される
    タスクを有するインタプリタプログラムを、1つのCP
    Uによってデバッグする方法であって、 前記デバッグされる複数のタスクのうち、所定のタスク
    のデバッグ処理を外部キー人力によって中断し、デバッ
    グ処理を中断した前記タスクとは別のタスクを必要に応
    じてデバッグした後、前記中断したタスクの中断を解き
    、そのタスクのデバッグ処理を続行することを特徴とす
    る、デバッグ方法。
JP57218760A 1982-12-13 1982-12-13 デバツグ方法 Pending JPS59108153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57218760A JPS59108153A (ja) 1982-12-13 1982-12-13 デバツグ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57218760A JPS59108153A (ja) 1982-12-13 1982-12-13 デバツグ方法

Publications (1)

Publication Number Publication Date
JPS59108153A true JPS59108153A (ja) 1984-06-22

Family

ID=16724967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57218760A Pending JPS59108153A (ja) 1982-12-13 1982-12-13 デバツグ方法

Country Status (1)

Country Link
JP (1) JPS59108153A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01106234A (ja) * 1987-10-20 1989-04-24 Fujitsu Ltd 並列処理デバッグ制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01106234A (ja) * 1987-10-20 1989-04-24 Fujitsu Ltd 並列処理デバッグ制御方法

Similar Documents

Publication Publication Date Title
US5805892A (en) Method of and apparatus for debugging multitask programs
US6516460B1 (en) Debugging multiple related processes simultaneously
JPS59108153A (ja) デバツグ方法
JPH0588933A (ja) デバツグ機能を有する並列処理システム
JPH0328933A (ja) タスク制御方法
JPH0588878A (ja) Lisp命令実行方式
JPS5960645A (ja) プロセツサ命令実行処理方式
JP3449812B2 (ja) 制御用電子装置
JPH01145734A (ja) データ処理装置
JPH02202635A (ja) タスク制御方法
JPH01288931A (ja) Pl/iプログラムのデバック方式
JPS60178524A (ja) 1チツプマイクロコンピユ−タ
JPH04276834A (ja) プログラムのデバッグ方式
JPH02311934A (ja) 通信用オンライン会話型プログラムのデバッグ方法
JPS63253441A (ja) 利用者プログラムとデバツガのタスク管理方式
JPS63167933A (ja) インタプリタにおけるサブプログラム呼出し方式
JPS63255742A (ja) デ−タ処理装置
JPS6121532A (ja) スケジユ−リング方法
JPH01171039A (ja) プログラムデバック方式
JPS6277645A (ja) ローカルジョブ起動制御方法
JPS61173367A (ja) マイクロコンピユ−タ切換回路
JPS62231371A (ja) マルチプロセッサの起動停止制御方法
JPH02224131A (ja) コンピュータシステム
JPS6022787B2 (ja) 命令制御方式
JPS61235925A (ja) 電子計算機システムの運用方式