JPS59107569A - 一次元半導体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は一次元半導体撮像装置に関し、特に静電誘導ト
ランジスタ？光検出及びスイッチング素子として１つの
画素セル全構成し、これ金１列に多数配列して成る一次
元半導体撮像装置に関するものである。

従来技術と問題点 従来の一次元半導体撮像装置は光検出用のダイオードと
スイッチ用のＭＯＳ　）シンジスタにより１つのセルが
構成されていて、光検出をダイオードで行ない、このダ
イオードで検出した光信号そのものを出力信号として取
シ出すので出力信号レベルが小さく感度が悪いという欠
点を有している。

従ってかかる従来の半導体撮像装置では感度の点から集
積度金高める上に限界がある。

発明の目的 本発明はこのような従来の欠点を改善したものであり、
その目的は１つの画素セルが１トランジスタで構成され
るという簡単な構成を有し、且つ光増幅作用が大きくし
たがって単位セル当りの出力電流が大きくとれ、また高
速動作可能な一次元半導体撮像装置全提供することにあ
る。

本発明の目的は高抵抗半導体から形成されたチャンネル
領域を介して対向する１導電型半導体領域ｙｉ主箪極領
域及び他生電極領域とし、この両生電極領域間に流れる
電流を制御するためにそのチャンネル領域に接して設け
られた他導電型半導体領域から成る第１および第２のゲ
ート領域とｔ有する静電誘導トランジスタから構成され
ており、且つ前記第１のゲート領域の少なくとも一部゛
にコンデンサーを介して透明電極が形成されておシ、光
励起によって生じた゛電荷の１方がこの第１のゲート領
域に蓄積され、これによって前記両生電極間の電流全制
御し得るように形成された画素セル全複数個線状に配列
して成る半導体撮像装置において、前記１方の主電極領
域は共通にされ、スイッチを介してビデオ信号出力端に
接続され、この出力端は負荷抵抗を介してビデオ電源の
１端に接続され、前記他方の主電極は共、１１！］Ｋさ
れ、且つ前記第２のゲート領域が共通にされており、各
静電誘導トランジスタの前記第１ゲート領域は独立して
コンデンサーを介し、走査回路のそれぞれ異なる出力に
接続されて成る一次元半導体撮像装置によって達成され
る。

また本発明の目的は、高抵抗半導体から形成されたチャ
ンネル領域を介して対向する１導電型半導体領域全１主
電極領域及び他生電極領域とし、この両生電極領域間に
流れる電流を制御するために、そのチャンネル領域に接
して設けられた他導電型半導体領域々・ら成る第１及び
第２のゲート領域と會有する静電誘導トランジスタから
構成されており、且つ前記第１のゲート領域の少なくと
も１部にコンデンサーを介して透明電極が形成されてお
り、光励起によって生じた電荷の１方が、この第１のゲ
ート領域に蓄積され、これによって前記両主電極領域間
の電流を制御し得るように形成された画素セル全複数個
線状＋Ｃ配列して成る半導体撮像装置において、前記１
方の主電極領域は共通にされ、スイッチを介してビデオ
信号出力端に接続され、この出力端は負荷抵抗？介して
ビデオ電源の１端に接続され、前記他方の主電極は共通
にされ、且つ前記第２のゲート領域が共通にされておシ
、各静電誘導トランジスタの前記第１のグー小領域は独
立してコンデンサーを介し走査回路のそれぞれ異なる出
力に接続され且つ前記第２のゲート領域ｙｉ方の主電極
とし前記画素セル配列方向に沿って形成された高濃度不
純物含有半導体領域を他方の主電極とする前記第２のゲ
ート領域に蓄えられた電荷全クリアーするためのスイッ
チング素子を含む前記第２のゲート領域の電位調節手段
全具備して成る一次元半導体撮像装置によっても達成す
ることができる。

発明の実施例 第１図は本発明の一次元半導体撮像装置に使用する１ｉ
ｉＩＩ素セルの１実施例？示す断面図である。

同図において、１はＳｔのれ＋基板、２は高抵抗なｎ一
層（ないしは真性半導体領域）、３は高不純物密度なｎ
十領謔から成るドレイン、４１−ｊ：筒不純物密度全Ｐ
十領域から成る第１のゲート（コントロールゲート）、
５は高不純物密度なＰ十領域から成る第２のゲート（シ
ールティングゲート）。８はドレイｙ　ａ（ｇ、、１ｏ
はソース’ｉｉｉ、６１ｄ　ＳｉＯ２膜＋　５ｉＢ−Ｎ
４等の絶縁膜、７はコントロールゲート′電極、９は５
ｉ０２膜等の表面保護膜、１１はスイッチング用のトラ
ンジスタ、φ３はその制御信号、］３はφ。という読み
出しパルス電圧全図示しない画素選択回路からコノトロ
ールグー１−電楯７に加える選択線、１４は負荷抵抗、
１５はビデオ電圧電源、１７は出力端子、１８は光入力
である。シールティングゲート５は電気的にフローティ
ングの状態若しくはｆｉｒ定のバイアス回路により１定
電圧に保持されている。

このシールティングゲート５は゛現数の画素セル？集積
化した場合各セル全空乏層で分離するだめのものである
。

静電誘導トランジスタとするためには、チャンネルとな
るｎ−領域２の不純物密度はおおよそ１×１’Ｏ”ｃｍ
−”以下、ゲート、ソース、及びドレイン領域の不純物
密度はおおよそＩ　Ｘ　１０１８ｃｍ、”以上とする。

ゲート電圧がｏｖでもドレイン電流が流れないためには
拡散電位のみで、ゲートとゲートの間及びチャンネルが
既に空乏層化するような寸法と不純物密度に選ぶ。

第２図は第１図の等側口略図である。同図において光入
力１８にょシ靜電誘導トランジスタ１９のゲート領域に
光励起された正孔が流れ込み光信号の書き込みが行なわ
れる。トランジスタ１１のベース（ないしはゲート）に
φＳというパルス電圧が加ゎシ、トランジスタ１１が導
通してビデオ電圧源１５の電圧が１９の静電誘導トラン
ジスタにががる。このときφＧは印加されていない。φ
０が印加され静電誘導トランジスタが導通すると、光入
力１８に対応してドレイン電流が生じ出力端子１７よシ
光出カ信号が得られる。光入力１８の強弱によって出方
端子１７の光出力は変化し、ダイナミックレンジが大き
いという特性が得られ光増幅率は１０３と従来のバイポ
ーラトランジスタよシも１桁以上高感度である。

なおゲートに設けられたコンデンサは光信号の蓄積の直
流カットの作用を行なう。本実施例においては、第１図
の素子断面構造を有する撮像素子を単位セルとしてライ
ン状に配列し、このときに各セルを空乏層で互いに分離
する働きを有するシールディングゲート５を各セル共通
に構成したものである。このように構成された１次元半
導体撮像装置はコントロールゲート４を除くドレイン３
゜ソース１０．シールディングゲート５のすべての電極
がライン状に配列した全セルにわたってそれぞれ共通に
されており、きわめて簡易な構成であシながら個々の単
位セルが１つの独立したトランジスタとして作用し従来
の撮像セルに比して高速且つ大出力電流の特性が得られ
る。

第３図、第４図は本発明の一次元半導体撮像装置の別の
実施例である。＝ 第３図（ａ）はセル間隔ピッチ全詰めるような受光部形
状の一次元半導体撮像装置の要部素子平面図であ、９、
ＣＧ１〜ＣＧｎはコントロールゲート、ｓＧはシールデ
ィングゲルト、５（Ｄ）はソース或はドレイン、Ｇはゲ
ート領域、ＳＤはシールディングゲートφ。１〜φＧｎ
は読み出しパルス電圧である。　１つのコントロールグ
ー）ＣＧ、〜ｃＧｎとその両側のソース或はドレイン５
（Ｄ）とシールディンググー）ＳＧとで第１図に示した
１つの画素セルが構成されこのような画素セルが１列に
多数配列されている。

各画素セルのソース或はドレインＳ　（Ｄ）は相互に接
続されビデオ信号線となる。各画素セルのコントロール
ケ−）ＣＧ、〜ＣＧｎは各々独立している。各画素セル
の他方の主電極（ドレイン或はソース）は第５図に現わ
れていないが、各画素セルで共通になっている。また複
数の画素セルの１側面（−次元半導体撮像素子の長手方
向に沿う面）に、ゲート領域Ｇとソース或はドレインＳ
Ｄが設けられている。これは、シールディングゲートｓ
Ｇ′ｆｃｌ方の主電極（ソースまたはドレイン）とし、
ソース或はドレインＳＤｉ他方の主電極とし、シールデ
ィングゲートＳＧに貯った電荷をゲート領域Ｇｔ−介し
て素子の長手方向と直交する方向に抜き去るだめのスイ
ッチング素子全構成する。電荷を速やかに抜き去るため
には、該スイッチング素子は高速動作可能な静電誘導ト
ランジスタで構成することが好ましいがＭＯＳ）ランジ
スタ等で構成しても良い。

第３図（ｂ）は第３図（ａ）のＡ−Ａ’線方向の要部素
子断面図であシ、第１図と同一符号は同一部分を示し、
２０はソースまたはドレイン領域になるＰ十領域、２１
はソースまたはドレイン電極、２２はゲート電極゛であ
る。シールディングゲート５．Ｐ十領域２０がソース、
ドレイン領域となりゲート電極２２に印加される電圧φ
Ｒに応じて該ゲート電極２２直下のｎ一層にチャンネル
が形成される。

次にこの素子の動作について説明する。

第５図は第３図（ａ）、（ｂ）の−次元半導体撮像装置
の実施例を表わす要部電気回路図であり、Ｑ１〜Ｑｎは
第３図（ｂ）に示した画素セル、ＴＲ，はＰ十領域２０
會ソース領域としＰ十領域（シールディングゲート）５
をドレイン領域とするシールディングゲートにたまった
電荷を抜くためのトランジスタ、φＲはその駆動パルス
、ＴＲ，はビデオ信号線に挿入されたスイッチング素子
例えばトランジスタ、ＲＬは負荷抵抗、ＶＥはビデオ電
圧電源、ＳＣＮは走査回路、φＧ１〜φＧｎハ各画素セ
ルのコントロールゲートに印加される読み出しパルスで
ある。

トランジスタＴＲｓがオンされるとビデオ電圧電源ｖＥ
の出力電圧が負荷抵抗ＲＬ　ｉ介して各画素セルのソー
ス・ドレイン間に印加されビデオ信号読出ラインが付勢
状態となる。光入力があると発生した正孔は各画素セル
Ｑ１〜Ｑｎのゲートにおけるコンデンサーに蓄積される
。なお正孔が蓄積されても各画素セルを構成する静電誘
導トランジスタはオフ状態全維持するようにしておく。

次に読出し時に例えばφ。１．φＧｇ、・・・・・・φ
Ｇｅｌの順に読み出しパルスをオンしていくと各画素セ
ルの蓄積電荷量に応じたビデオ信号が得られる。即ち、
各画素セルＱ、〜Ｑｎのコントロールゲートには全て同
一電圧の読み出しパルスが印加されるのであるが、コン
トロールゲートに蓄積された電荷量が各画素セル毎で異
なる場合、ドレイン電極３とソース電極ｌＯの間のチャ
ンネル層２に出来るところの真のゲート点の電位が相違
することからソース・ドレイン間の実効抵抗が変化し出
力端子１７に現われるビデオ電圧が変化するものである
。云いかえれば各セルごとの照射光量履歴に応じた出力
信号を各セル読み出しパルス印加ごとに独立して、共通
のビデオラインを通じて得ることができるわけである。

読み出しパルスφ、〜φ。がたとえば順次印加されてニ
ライン分の読み出しが終了すると次の走査パルス印加の
前にシーシブインゲートクリアー用のトランジスタＴＲ
＋駆動パルスφＲを加え全セルのシールディングゲート
電位全１定電位にリセットする。

なお、読み出し用ゲートパルスφ。１〜φＯｎはコント
ロールゲート電極７に印加されて、電極直下のコントロ
ールゲート領域）十層に蓄積されたフォトホールをこれ
に接するチャンネル領域２を通じてソース電極ｌＯへ排
出するのに充分な正のパルス電圧を加える。このパルス
の印加によってコントロールゲートの電位が下シ、ソー
スドレイン間をピンチオフしていた空芝層が、蓄積され
ていたフオドホールの量に応じた程度にひらき、従って
７オトホール蓄積量に応じて且つ電流増幅されたソース
・ドレイン出方電流が得られることになシ、このセルか
らの読み出しが行なわれる。この読み出しパルスの印加
によってコントロールゲート領域はフォトホールが排出
されてりフレッシュ状態にな夛いわゆる破壊読み出しと
なる。

また、これとは別に、読み出し用ゲートパルスとしてＰ
＋のコントロールゲート領域４に蓄積されたフォトホー
ルが排出されない程度のパルスを与えて読み出し、たと
えば１ラインの読み出しが完了したのちに次の蓄積段階
にそなえてコントロールゲート領域に’）フレッシュす
るために以下のような方法が採れる。

第５図において共通に形成されたシールディンググー）
ＳＧの前述した電荷抜き取シ用のトランジスタＴＲ，の
前段に当たる箇所Ａ点にとのＴＲ，とは別のスイッチ用
トランジスタのドレインを接続し、このトランジスタの
ソース端子から適当な直流電源を介してアースに接続し
、このトランジスタがオフＬ、ｆｅ＃：、キにシールデ
ィンフグ−）ＳＧに負バイアスを与えるように構成して
おく。このトランジスタのゲートへ、前述したシールデ
ィングゲート蓄積電荷クリアー用の制御パルスφＢとは
別のコントロールゲートリフレッシュ用の制御パルスφ
Ｒ２を加えることによシ−ルディングゲート領域を適当
な期間負電位に保たせコントロールゲート（第３図（ｂ
）の４）に蓄積されていたフォトホールを高抵抗のｎ　
（ｉ）層２を通じて一旦シールデイングゲート領域５へ
排出させる。しかるのちに前述したクリアー用トランジ
スタＴＲ＋　ｔ”パルスφＲによってオンさせてシール
ディングゲートに集めた読み出し後不要となったフォト
ホールｔ”　ＴＲ１’ｔ”通じて適当な時期にアースへ
排出させる。このようにシールディングゲート電位音読
み出し時とリフレッシュ時とに分けて制御することによ
シ、読み出し後適当時間コントロールゲート領域にフォ
トキャリアを保持させなから撮像読出し走査全くり返し
行なわせることが出来有効な方法である。なお、シール
ディングゲートｉ　ＴＲ，によシフリアーする理由には
上記フォトホールの量に応じた出方電流が得られるよう
に空乏層のひらきの程［’にコントロールゲートの７オ
トホールだけによって行なわせシールディングゲートの
電位が読み出し時点で動くことによって若干の空乏層の
ひろがシ状態ががわりひいては光蓄積量と関係のない出
力電流成分が増えることを防ぐ意味があることはもちろ
んである。

以上説明Ｕ７たような本発明に係る一次元半導体撮像装
置はその構成がソース、ドレイン、シールディングゲー
トそれぞれが共通にされ、受光面としてのコントロール
ゲートだけがセル単位でディスクリートに構成されてい
るにもがかわらず谷セルごとの信号分離読み出し性能が
きわめて高い。

第３図（Ｃ）は第３図（ａ）　Ｋ示された平面形状の一
次元半導体撮像装置１Ｆｔｌセル寸法２５μＸ　２５０
０μで１×８ビツトに配列し試作した素子を使って構成
したものであり、８ビクセル並んだラインセンサー上を
直経約２００ｐの光ビームスポットでライン方向に走査
したときの特定セル（第６ビクセル）がらの出力対ビー
ムスポット位置のグラフであシ、横軸の１目盛はｌビク
セルピッチ２５μｍである。

同グラフにおいて、実線は理想的な分離特性を有するセ
ンサーからの出力の計算値。破線が測定値である。なお
計算値が角ばったがたちとなるのはテストに用いたビー
ムスポットが真円ではなく角ばった形状をしていること
による。

同図よシビームスポットのセンサー上を移動するにつれ
て第６ビクセルの受光量が変っていくがその出力特性は
きわめて計算値のそれに近い性能であることがわかる。

また第３図（山は第３図（ｃ）と同じ第６ビクセルにつ
いての光ダイナミック特性測定結果である。照射光波長
は６５５ｏ＾、光蓄積時間１０　ｍ５ｅｃ　＋読出し用
パルスφＧは０．８Ｖ１ｐ８の条件である。このグラフ
からは本装置のもつ受光感度が高くダイナミックレンジ
も１０２倍強あシ、シがも高出力が得られることが分か
る。

第４図は第３図（ａｌ〜（ｄ）に示した一次元半導体撮
像装置の実施例と異なる要部平面形状を有する−次元半
導体撮像装置の平面図である。同図において単位セルは
正方形状をなし一次元方向に配列されてお、９、ＣＧは
受光面となるコントロールゲート、Ｄ（Ｓ）はドレイン
（又はソース）、ＳＧはシールデインググー）、５（Ｄ
）は図面に現われない基板の裏側に設けられたソース（
又はドレイン）、Ｇはゲート、ＳＤハクリアー用トラン
ジスタの１方の電極ソー、Ｘ又ｉｔ、）’レイン、φｏ
ｌ、φＧｉ＋ｔ　ハコ／トロールグー）ＣＧに電気的に
接続された透明電極に印加される読み出し用パルス、を
それぞれ示している。

このセルの特徴は各コントロールゲートの４辺を囲むよ
うにドレイン領域が４ケ所形成されていて冒出力電流が
得られる。なお、４辺に配されたドレイン領域はデバイ
ス上では分離されて４つのコーナ一部が欠除されておシ
しかもコントロールゲート領域の１辺の長さよりドレイ
ン長が短く形成されているが、これはコーナーにおいて
は他の部分に比してコントロールゲートとまわりのシー
ルディングゲートの間のいわゆるチャンネル幅が長くな
り空乏層によるピンチオフ状態がコーナ一部で破れてし
まい、もれ電流が生じてしまうという不都合を防止する
ためのものであり、前述した第３図（ａ）の素子におい
ても共通的に云えることである。従って第３図（ａｌに
おいて図示されたドレイン領域はコントロールゲートの
周囲を完全に囲って記されているが第４図に示すように
デバイス内では各セルごとのドレイン領域はコーナ一部
をつなげずに４辺独立に設けこれをデバイス上の電極部
で共通にする構成をとることが望ましい。

また、本発明に係る一次元半導体撮像装置がよシ高い光
強度に対して検出力がリニアーであることを示すために
標準的な静電誘導トランジスタを用いた二次元半導体撮
像装置の入射光強度対出力電圧特性を第７図に示した。

第７図における入射光波長６５５０λ、光積分時間１０
ｍ５は前述した本発明の一次元半導体撮像装置の測定デ
ータ（第３図（ｄ））の場合と変らない。なお第７図に
おけるＡ。

Ｂはデバイスパラメータである。

また前述した第５図において、走査回路ＳＣＮはＳＩＴ
　（静電誘導トランジスタ）ロジック等の高速動作可能
なシフトレジスタで構成すると良い。勿論、シーケンシ
ャルな読み出しを行なう他、ランダムアクセスする構成
としてもよい。走査回路ＳＣＮ　。

トランジスタＴＲ８，及び同図Ａ点の電位を制御するた
めのトランジスタ等は画素セルと同一の半導体基板上に
形成することができる。本発明の一次元半導体撮像素子
によると、読み出し速度は、はぼ信号読み出しライン１
７の時定数すなわちビデオライン抵抗ＲＬとソース・ド
レイン間の接合容量（ＣＤｓ）の積で決まシ、Ｒ１＝Ｉ
ＫＱ　に選ぶことが出来、またＣＤＳはｌ０ＰＦ程度と
小さく形成することが出来るから１ビクセル当りＩＫΩ
Ｘ　１０　ｐＦ　＝　１０ｎＳｃｃで読み出し可能であ
った。このことから、走査速度をテレビレートより高速
な走査が必要な＠種の計測用−次元半導体撮像装置とし
ても適していることがわかる。

第６図、第８図は本発明の一次元半導体撮像装置に使用
する画素セルのそれぞれ異なる他の実施例を示す要部素
子断面図である。

第６図はＰ型の高不純物密度（Ｉ　Ｘ　１０　′７ａｍ
−”以上）であるコントロールゲート領域４とドレイン
領域３との距離Ｗ＋　ｋ　Ｐ型の高不純物密度（ＩＸ１
０ｃｍ以上）であるシールディングゲート領域５とドレ
イン領域３との距離Ｗ２よシ大きくしたものである。

第１図の断面図に示される静電誘導トランジスタはコン
トロールゲート４とドレイン３間の距離Ｗ１．シールデ
ィングゲート５とドレイン３間の距離Ｗ２がほぼ同じで
あって、　コントロールゲート及びシールディングゲー
トには同程度の確率で光によって発生したキャリアが蓄
積されることから、ソース・ドレイン間の信号電流に与
えるコントロールゲート及びシールディングゲートの電
圧変化は同程度の寄与である。これはコントロールゲー
ト４とドレイン３間の拡散電位ｖｂ１とシールディング
ゲート５とドレイン３間の拡散電位Ｖｂ２が殆んど等し
く光信号１８が照射されたときのコントロールゲート４
及びシールディングゲート５のドレイン３に対する電位
障壁の低下の程度が同程度に生じることによっている。

このためにシールデインググー）ｔ−フローティングに
しても電位障壁の低下によってシールディングゲートと
トレーイン間のチャンネル領域、コントロールゲートと
ドレイン間のチャンネル領域と同程度に光電変換電流が
流れシールディングゲートの５位をチャンネル２に対し
て固定できなくなる。しかし第６図のような構成に依れ
ばコントロールゲート４とドレイン領域３の拡散電位は
シールディングゲート５とドレイン領域３の拡散電位よ
り低くなり、シールディングゲート５の光感度が低下す
る結果上述の不都合が軽減される。なおコントロールゲ
ート４の不純物密度よシ−ルディングゲート５の不純物
密度を１桁高くすれば更に上記効果は大きくなる。

また、第６図の構造にさらにシールディングゲート５の
上側頭載からの光の侵入を防ぐためにＡ１等によシ形成
された遮光マスクをシールディングゲート上に設けても
よい。ｎ＋基板１の不純物密度。

３のｎ十領域の不純物密度はおおよそ１０１７〜１０２
２ｃｒｒＶ８としてできるだけ高いことが望ましい。チ
ャンネル領域の不純物密度はおおよそ１０１６ｃｍ”−
’以下でちって、ｎ−１νあるいは真性半導体領域とす
ることができる。コントロールゲート領域４．シールデ
ィングゲート領域５の不純物密度はおおよそ１０１７〜
１０ｃｍトスる。特にコントロールゲート及びシールデ
ィングゲートの不純物密度に差をつけずに単にＷ、　）
　Ｗ２とする構造が最も容易に製造可能である。

チャンネル領域２はｎ子基板１上へ例えば５ｉＣ１４と
Ｈ２ガスによる気相成長法によって形成し、ゲート領域
４．５及びｎ十領域３は通常のボロンないしはリンによ
る選択拡散法あるいは選択イオン注入法ないしはボロン
ドープないしはリンドープのポリシリコンによる選択拡
散により形成される。コｙ）ロールゲート領域に接続さ
れるキャパシタンスは５ｉ０２　、５ｉｓＮ４　＋　Ａ
１２ｏ８ｒ　ＡｌＮ　あるいはこれらの複合膜によって
形成される。８，７．１０の各電柩はＡｌもしくはＡｌ
−８ｉの真空蒸着によって形成される。第８図はシール
ディー・フグゲート領域５とドレイン領域３との拡散電
位（以下Ｖｂ　１（Ｓ）とする）をコントロールゲート
領域４とドレイン領域３の拡散電位（以下Ｖｂｉ（Ｃ）
）よシも大きくするために、シールディングゲート領域
の厚さく深さ）をコントロールゲート領域の厚さく深さ
、）よりも犬きくしたことを特徴としている。シールデ
インググー）（７）Ｐ＋領域はコントロールゲートのＰ
＋領域よりも深く形成されているのでドレイン領域に対
する拡散電位Ｖｂ　ｉ　（Ｓ）　＞　Ｖｂ　ｉ　（Ｃ）
となってシールディングゲートによる画素間の信号分離
の効果は強くなる。

またこのように形成したシールディングゲート５よ及び
その周辺のチャンネル領域に照射される光音遮断するた
めＡｌ膜などの遮光膜をシールディングゲート５上及び
その周辺のチャンネル領域に設ける構造としてもよい。

このようにするとシールディングゲート５とその近傍に
光が浸入せず、もっばらコントロールゲート４とコント
ロールゲート近傍にのみ光が照射されることによってシ
ールディングゲートの電位は光によって変化しにくくな
され、はぼ一定に保たれシールディングゲートを深く拡
散させて形成することに加えてさらに隣接するフォトセ
ルとの分離が効果的に実施される。

シールディングゲートの深い拡散は最初にシールディン
グゲート領域のみをボロンによって選択拡散し、次にコ
ントロールゲート領域の酸化膜をフォトリングラフィに
よって加工し続けてボロンによる選択拡散全行なうこと
によって行なうことができる。第８図に示した実施例の
シールディングゲートの不純物密度は１０”ａｍ−”　
〜１０”ｃｍ−８，ｍｌ　：、ｙトロールゲートの不純
物密度も１０”ｃｒｎ−８〜１０Ｑ２ｃｎｌ−’とじｎ
＋ドレインＳ及びｎ子基板１は１０　　ｃｍ　　以上で
ある。

またＶｂ　ｉ　（Ｓ）　＞　Ｖｂｉ　（Ｃ）とする他の
方法としてシールディングゲート領域近傍のチャンネル
領域２の不純物密度をコントロールゲート領域４近傍の
チャンネル領域２の不純物密度領域よシも１桁程度以上
高く形成してもよい。

以上の実施例においてはｎチャンネルで説明したがもち
ろんＰチャンネルでもよいことは明らかである。また、
上記実施例ではすべてゲート側のｎ十層３側にビデオ電
源を印加し、ｎ子基板１側を接地した構成で説明したが
逆にｎ子基板１側の電極１０にビデオ電源を印加しゲー
ト側のｎ十層３′ｔ−接地する逆動作としてもよい。

又チャンネル、領域が逆導電型の静電誘導トランジスタ
で構成されてもよい。

発明の詳細 な説明したように本発明によればドレインないしはソー
ス領域の片方のゲートはコントロールゲートとし、他方
のゲートはシールディングゲートとした静電誘導トラン
ジスタで各画素セルを構成しこれを１列に配列してライ
ンセンサーとしたものであシ、１セル１トランジスタ構
造である上に光増幅作用が大きく単位セル当りの出力も
大きくとれ、装置の小型化、簡易化、高集積化が図れま
た高速動作が可能である。特にシールディングゲートを
１方の主電極とするシールディングゲートクリア用のス
イッチング素子がラインセンサーの長手方向に沿って設
けられているので、電荷のの抜き取シが各セルに亘シ均
−且つ速やかに行なえよシ高速動作が可能となる。

【図面の簡単な説明】

第１図、第３図（ｂ）、第６図、第８図は本発明の一次
元半導体撮像装置に使用する画素セルのそれぞれ異なる
実施例を示す要部素子断面図、第２図は第１図の等価回
路図、第３図（ａ）は本発明の一次元半導体撮像装置の
一実施例を示す要部素子平面図、第３図（ｃ）は第３図
（ａ）の−次元半導体撮像装置の特定単位セルからの信
号分離読み出し性能を示す線図、第３図（ｄ）は第３図
（ｃ）と同じ特定単位セルの光ダイナミック特性の１例
を示す線図、第４図は本発明の一次元半導体撮像装置の
一実施例を示す要部素子平面図、第５図は第３図（ａ）
および第４図に示す一次元半導体撮像装置の等価回路図
、第７図は比較のための二次元半導体撮像装置の単位セ
ルの光ダイナミック特性の１例を示す線図である。 Ｉ　Ｖｉ、ｎ子基板、２はｎ一層、３はドレイン、４は
コントロールゲート、５はシールディングゲート、６は
絶縁膜、７はコントロール電極、８はドレイン電極、１
０はソース電極、１１はスイッチング用のトランジスタ
、Ｑ１〜Ｑｎは画素セル、１７はビデメ出力端子、ＳＣ
Ｎは走査回路である。 特許出願人　　富士写真フィルム株式会社代理人弁理士
　玉　蟲　久　五　部（外３名）第７図 入射光強度Ｐ　ＯｔＷ／ｃｍ２つ 第８図 手続補正書 昭和５８年２月２８日 特許庁長官　若　杉　和　夫　殿 １、事件の表示 昭和５７年特許願第２１８５８６　　号２発明の名称 一次元半導体撮像装置 １補正全する者 事件との関係　　特許出願人 住　所　神奈川県南足柄市中沼２１０番地氏　名　　（
５２０）富士写真フィルム株式会社代表者大　西　　　
實 ４、代理人 ６、補正の対象　　明細書の浄書（内容に変更なし）７
、補正の内容　　別紙の通シ

Claims (3)

【特許請求の範囲】
1. （１）　　高抵抗半導体から形成されたチャンネル領域
   を介して対向する一部を型半導体領域を一生電極領域及
   び地主電極領域とし、該両生電極領域間に流れる電流を
   制御するために該チャンネル領域に接して設けられた他
   導電型半導体領域から成る第１及び第２のゲート領域と
   を有する静電誘導トランジスタから構成されておシ、且
   つ前記第１のゲート領域の少なくとも一部にコンデンサ
   ーを介して透明電極が形成されており、光励起によって
   生じた電子正孔対の１方が該第１のゲート領域に蓄積さ
   れ、これによって前記両生電極領域間の電流を制御し得
   るように形成された画素セルを複数個線状に配列して成
   る半導体撮像装置において、前記１方の主電極領域は共
   通にされ、スイッチを介してビデオ信号出力端に接続さ
   れ、該出力端は負荷抵抗を弁してビデオ電源の１端に接
   続され、前記他方の主電極は共通にされ、且つ前記第２
   のゲート領域が共通にさ参ており、各静電誘導トランジ
   スタの前記第ｒのゲート領域は独立してコンデンサを介
   し、走査回路のそれぞれ異なる出力に接続されて成るこ
   とｔ％徴とする一次元半導体撮像装置。
2. （２）　　高抵抗半導体から形成されたチャンネル領域
   を介して対向する１導電型半導体領域ｔ−１主電極領域
   及び地主電極領域とし、該両生電極領域間に流れる電流
   を制御するために該チャンネル領域に接して設けられた
   他導電型半導体領域から成る第１及び第２のゲート領域
   とを有する静電誘導トランジスタから構成されており、
   且つ前記第１のゲート領域の少なくとも１部にコンデン
   サーケ介して透明電極が形成されており、光励起によっ
   て生じた電子正孔対の１方が該第１のゲート領域にパ蓄
   積され、これによって前記両生電極領域間の電硫ヲ制御
   し得るように形成された画素セルを複数個線状に配列し
   て成る半導体撮像装置において、前記１方の主電極領域
   は共通にされ、スイッチを介してビデオ信号出方端に接
   続され、該出方端に負荷抵抗を介してビデオ電源の１端
   に接続され、前記他方の主電極は共通にされ、且つ前記
   第２ｃゲート領域が共通にされており、各静電誘導トラ
   ンジスタの前記第１のゲート領域は独立してコンデンサ
   ーを介し走査回路のそれぞれ異なる出力に接続され、且
   つ前記第２のゲート領域’２ｉ方の主°　　電極とし前
   記画素セル配列方向に沿って形成された菌濃度不純物含
   有半導体領域全他方の主電極とする前記第２のゲート領
   域に蓄えられた電荷全クリアーするためのスイッチング
   素子を含む前記第２のゲート領域の電位調節手段を具備
   して成ることを特徴とする一次元半導体撮像装置。
3. （３）　　前記電位調節手段は、前記共通にされた第２
   のグーＸＣ前記第１のゲートへ蓄積さ−れた電荷をリフ
   レッシュするためのスイッチングトランジスタの主電極
   の１方が接続されており、該トランジスタケ介して前記
   第２のゲートにバイアスが印加されるように血流電源が
   接続されておシ、前記クリアーするだめのスイッチング
   素子とは独立しテ該リフレッシュするためのスイッチン
   グトランジスタを駆動し得るように構成したこと全特徴
   とする特許請求の範囲第２項記載の一次１元半導体撮像
   装置。