JPS5910755Y2 - 半導体整流装置 - Google Patents
半導体整流装置Info
- Publication number
- JPS5910755Y2 JPS5910755Y2 JP1976154200U JP15420076U JPS5910755Y2 JP S5910755 Y2 JPS5910755 Y2 JP S5910755Y2 JP 1976154200 U JP1976154200 U JP 1976154200U JP 15420076 U JP15420076 U JP 15420076U JP S5910755 Y2 JPS5910755 Y2 JP S5910755Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- strip
- wiring pattern
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案は半導体整流装置の改良構造に関するものである
。
。
さらに詳しくは表面に銅箔等による配線パターンを施し
たプリント基板、フイルムキャリア等の帯状体上に複数
のアキシャルリード型半導体素子を載架して、該素子の
リード線と配線パターンとをはんだ付して、所定の回路
構或をし、片側のリード線が突出するように全体をモー
ルドした後、個々の装置に切断するモールド型半導体整
流装置において、前記帯状体への半導体素子の位置決め
を可能にするような通穴を形或し、該通穴に前記素子の
モールド部を挿入することにより、配線パターンの所定
位置への自動的位置決めと、配線パターンと半導体素子
のリード線とのはんだ付作業の容易性、帯状体への半導
体素子の載架高さを低くおさえその後に施すモールド物
質の使用量を低減するとともに装置のコンパクト化等を
実現せんとするものである。
たプリント基板、フイルムキャリア等の帯状体上に複数
のアキシャルリード型半導体素子を載架して、該素子の
リード線と配線パターンとをはんだ付して、所定の回路
構或をし、片側のリード線が突出するように全体をモー
ルドした後、個々の装置に切断するモールド型半導体整
流装置において、前記帯状体への半導体素子の位置決め
を可能にするような通穴を形或し、該通穴に前記素子の
モールド部を挿入することにより、配線パターンの所定
位置への自動的位置決めと、配線パターンと半導体素子
のリード線とのはんだ付作業の容易性、帯状体への半導
体素子の載架高さを低くおさえその後に施すモールド物
質の使用量を低減するとともに装置のコンパクト化等を
実現せんとするものである。
第１図はこの種装置の従来の１実施例を示す外観斜視図
である。
である。
同図において１は長手方向に連続する帯状体から一部を
切断したプリント基板を示し、このプリント基板１には
例えば４個の半導体素子を用いて、全波整流ブリッジ回
路が形威されるような銅箔による配線パターン２が設け
られている。
切断したプリント基板を示し、このプリント基板１には
例えば４個の半導体素子を用いて、全波整流ブリッジ回
路が形威されるような銅箔による配線パターン２が設け
られている。
そしてこのパターン２の端部には半導体素子３のリード
線３ａが挿入される穴４がプリント基板１を貫通して形
或されている。
線３ａが挿入される穴４がプリント基板１を貫通して形
或されている。
アキシャルリード型素子３は両端からリード線が引き出
されたモールド型の例えばダイオード構造の半導体素子
であり、その両端のリード線３ａは前記プリント基板１
の穴４に挿入した後、一方は電流の入出力端子とすべく
引出され、他方は前記穴４に挿入後、適当な長さに切断
される。
されたモールド型の例えばダイオード構造の半導体素子
であり、その両端のリード線３ａは前記プリント基板１
の穴４に挿入した後、一方は電流の入出力端子とすべく
引出され、他方は前記穴４に挿入後、適当な長さに切断
される。
その後１−ド線３ａとパターン２とをはんだ付した後、
ノード線の一部が外部へ露出するようにモールド５が施
される。
ノード線の一部が外部へ露出するようにモールド５が施
される。
しかるに上記の装置にあっては、プリント基板に載架す
る半導体素子を適当な形に威形、いわゆるホーミング加
工を施したり、またそのリード線の両端をプリント基板
のパターン上に穿設した穴に挿入する作業、その後のリ
ード線と銅箔パターンとのはんだ付作業等の上で、この
種の装置を自動的かつ連続的に製作することが困難であ
った。
る半導体素子を適当な形に威形、いわゆるホーミング加
工を施したり、またそのリード線の両端をプリント基板
のパターン上に穿設した穴に挿入する作業、その後のリ
ード線と銅箔パターンとのはんだ付作業等の上で、この
種の装置を自動的かつ連続的に製作することが困難であ
った。
さらにまたプリント基板上にホーミングした半導体素子
を載架し、それらを被覆するようにモールドを施すため
必然的にモールドの厚さが厚くなり、経済性の点で劣る
とともに装置のコンパクト化が実現しにくい等の難点が
あった。
を載架し、それらを被覆するようにモールドを施すため
必然的にモールドの厚さが厚くなり、経済性の点で劣る
とともに装置のコンパクト化が実現しにくい等の難点が
あった。
本考案はこれらの点に鑑みて案出されたものであって以
下に図面に示す実施例に基いて説明する。
下に図面に示す実施例に基いて説明する。
第２図に示すように表面に所要回路配線パターン１１を
複数組有するプリント基板、もしくはフイルムキャリア
のような１枚の帯状体１２の長平方向に半導体素子１３
のモールド部１３ａが挿入される複数の穴１４を形威し
、この穴１４によって半導体素子１３の帯状体１２上の
位置決めを図るとともに半導体素子のリード線をホーミ
ング加工することなく、片側のリード線を適当な長さに
切断するだけのいわゆる直線状のものを使用できるよう
にし、はんだ付作業の容易性と作業工数の低減を図り、
さらには組立高さの低減によるモールド物質の節約、装
置のコンパクト化を実現し得るようにしたものである。
複数組有するプリント基板、もしくはフイルムキャリア
のような１枚の帯状体１２の長平方向に半導体素子１３
のモールド部１３ａが挿入される複数の穴１４を形威し
、この穴１４によって半導体素子１３の帯状体１２上の
位置決めを図るとともに半導体素子のリード線をホーミ
ング加工することなく、片側のリード線を適当な長さに
切断するだけのいわゆる直線状のものを使用できるよう
にし、はんだ付作業の容易性と作業工数の低減を図り、
さらには組立高さの低減によるモールド物質の節約、装
置のコンパクト化を実現し得るようにしたものである。
すなわち、第２図Ａの帯状体１２に半導体素子１３を載
架するに当り、該素子１３のモールド部１３ａを前記帯
状体１２の穴１４に挿入し、図示していない自動はんだ
付装置等でリード線の所定個所と帯状体上の配線パター
ン１１とをはんだ付し、所定の回路構或をした後、同じ
く図示していない自動モールデイングマシン等で片側リ
ード線を残して帯状体及び半導体素子を再モールドする
。
架するに当り、該素子１３のモールド部１３ａを前記帯
状体１２の穴１４に挿入し、図示していない自動はんだ
付装置等でリード線の所定個所と帯状体上の配線パター
ン１１とをはんだ付し、所定の回路構或をした後、同じ
く図示していない自動モールデイングマシン等で片側リ
ード線を残して帯状体及び半導体素子を再モールドする
。
その後、個々に切断して第３図のようなモールド型半導
体整流装置１５を完戊する。
体整流装置１５を完戊する。
以上の説明で明らかなように本考案によればアキシャル
リード型半導体素子のリード線が配線パターンの所定個
所に自動的に位置決めされるためにはんだ付作業が容易
になるとともに、前記素子のリード線は直線状のものを
使用でき、特別なホーミング加工を不用とするために作
業性が著しく改善される。
リード型半導体素子のリード線が配線パターンの所定個
所に自動的に位置決めされるためにはんだ付作業が容易
になるとともに、前記素子のリード線は直線状のものを
使用でき、特別なホーミング加工を不用とするために作
業性が著しく改善される。
またそのために組立作業、はんだ付作業の自動化も容易
になる等によりこの種装置のローコスト、コンパクト化
を図る上で極めて効果的である。
になる等によりこの種装置のローコスト、コンパクト化
を図る上で極めて効果的である。
なお、本考案の実施例では帯状体へ載架する半導体素子
として、特にモールド型の半導体素子について説明した
が、何らこれに限定するものではなく、例えばモールド
を施さない、いわゆる半導体シャンクションのままの素
子について適用できることは勿論である。
として、特にモールド型の半導体素子について説明した
が、何らこれに限定するものではなく、例えばモールド
を施さない、いわゆる半導体シャンクションのままの素
子について適用できることは勿論である。
第１図は従来の半導体整流装置の一例を示す外観斜視図
、第２図Ａ，Ｂは本考案の半導体整流装置の組立工程を
示す外観斜視図、第３図は完戊品の外観斜視図である。 １１・・・・・・配線パターン、１２・・・・・・プリ
ント基板、フイルムキャリア等の帯状体、１３・・・・
・・半導体素子、１４・・・・・・穴。
、第２図Ａ，Ｂは本考案の半導体整流装置の組立工程を
示す外観斜視図、第３図は完戊品の外観斜視図である。 １１・・・・・・配線パターン、１２・・・・・・プリ
ント基板、フイルムキャリア等の帯状体、１３・・・・
・・半導体素子、１４・・・・・・穴。
Claims (1)
- 表面に所要回路の配線パターンを複数組連続して施した
帯状体プリント基板にアキシャルリード型半導体素子の
中央部が挿入される複数の通穴を形威し、該通穴に前記
半導体素子の中央部を挿入することにより該半導体素子
のリード線が前記配線パターン上の所定の位置に位置決
めされるとともに、前記リード線と配線パターンを半田
固着し、ノード端子を一方向のみに引出した構造を特徴
とする半導体整流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976154200U JPS5910755Y2 (ja) | 1976-11-17 | 1976-11-17 | 半導体整流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976154200U JPS5910755Y2 (ja) | 1976-11-17 | 1976-11-17 | 半導体整流装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5370325U JPS5370325U (ja) | 1978-06-13 |
| JPS5910755Y2 true JPS5910755Y2 (ja) | 1984-04-04 |
Family
ID=28762354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1976154200U Expired JPS5910755Y2 (ja) | 1976-11-17 | 1976-11-17 | 半導体整流装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910755Y2 (ja) |
-
1976
- 1976-11-17 JP JP1976154200U patent/JPS5910755Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5370325U (ja) | 1978-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4393581A (en) | Method of forming leads on a lead frame | |
| US5266739A (en) | Chip electronic device with a resin housing and manufacturing process thereof | |
| US4223786A (en) | Series of electronic components | |
| JPS5910755Y2 (ja) | 半導体整流装置 | |
| US5044071A (en) | Manufacturing method for taping electronic component | |
| JPH02849Y2 (ja) | ||
| JPS5847710Y2 (ja) | 半導体装置用櫛形リ−ドフレ−ム | |
| JPS6223478B2 (ja) | ||
| JPS6350860Y2 (ja) | ||
| JPS5849660Y2 (ja) | ジャンパ−線 | |
| JPS58298Y2 (ja) | 半導体装置 | |
| JPS6033576Y2 (ja) | プリント板用帯板状ジヤンパ−線 | |
| JPH0622976Y2 (ja) | チップ形電子部品連 | |
| JPH0411984Y2 (ja) | ||
| JPS62115811A (ja) | インダクタンス装置の製造方法 | |
| JPH0211840Y2 (ja) | ||
| JPH0670934B2 (ja) | リード端子フレーム | |
| JP3800281B2 (ja) | チップ型電子部品およびその製造方法 | |
| KR200177247Y1 (ko) | 압정형 반도체 패키지 | |
| JPH0538772U (ja) | 電子部品の端子取付構造 | |
| JPS5821190Y2 (ja) | 接続装置 | |
| JPS60158610A (ja) | 高周波コイルの製造方法 | |
| JPS5831759B2 (ja) | リ−ド線接続方法 | |
| JPH0526339B2 (ja) | ||
| JPH02132999U (ja) |