JPS59107443A - キヤプスタンの駆動制御装置 - Google Patents

キヤプスタンの駆動制御装置

Info

Publication number
JPS59107443A
JPS59107443A JP57215158A JP21515882A JPS59107443A JP S59107443 A JPS59107443 A JP S59107443A JP 57215158 A JP57215158 A JP 57215158A JP 21515882 A JP21515882 A JP 21515882A JP S59107443 A JPS59107443 A JP S59107443A
Authority
JP
Japan
Prior art keywords
pulse width
capstan
circuit
capstans
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57215158A
Other languages
English (en)
Inventor
Koji Uchikoshi
打越 剛二
Akio Terada
寺田 明生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nakamichi Corp
Original Assignee
Nakamichi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nakamichi Corp filed Critical Nakamichi Corp
Priority to JP57215158A priority Critical patent/JPS59107443A/ja
Publication of JPS59107443A publication Critical patent/JPS59107443A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46Controlling, regulating, or indicating speed

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は磁気記録再生装置におけるキャプスタンの駆動
制御装置、特lC1対のキャプスタン及びピンチローラ
によりテープを走行駆動すると共に夫々のキャプスタン
を組立のモータで駆動するクローズドルーズダブルキャ
プスタン駆動方式におけるキャプスタンの駆動制御装置
に関する。
クローズトループダブルキャプスタ7jtljj式にお
いて良好なテープのへラドタッチ及びチーブ定行、低ワ
ウフラッタ−等を得るためにはループ内のテープ張力の
制御、即ちテープ供給側のキャプスタンの回転速度をテ
ープ巻取側のキャプスタンのそれより僅かだけ(例えば
0.1〜0.3%程度)遅くして両キャプスタン間でテ
ープを一定の張力を以て駆動する必要があり、従ってテ
ープ供給側と巻取側のキャプスタンの回転数の差動量を
制御することが重要な問題となる。
而してこのような制8を行なう装置として(1)  テ
ープ供給側と巻取側のフライホイールに1つのベルトラ
かけ、これを1つのモータで駆動してそのベルトの弾性
にまり差動を得る装置、或いは (11)  テープ供給ll1lIと巻取側のキャプス
タンを2つの独立したモータで回転させ、その各回転速
度乞差動tl+lJ御する装置が従来より提案されてい
る。
(11の装置方法は構成は簡単であるが、その差動量は
キャプスタン、フライホイール径等の機構部品の寸法の
ばらつきに影響され、特にリバース駆動とする場合、往
復時の差動iン同一にするのカー難しい欠点がある。
そこで(11)の装置をとることが考えられる。この装
置は一般に基準周波数源ン2つ用意し、夫々からの基準
周波数とテープ供給側及び巻取側の各周波数発電器から
の周波数とを比較し回転速度の制御を行なうが、しかし
この装置で温度変化及び経年変化等に対する基準周波数
の高安定度及び高精度の制御を達成するにはクォーツP
LL化回路セねばならず、このためコスト高となる欠点
があった。
本発明はかかる従来技術の欠点を改良するためになされ
たもので、例えは1つのモノマルチノ(イブレータ回路
を時分割で制御してl対のキャプスタンを駆動制御する
ようVC構成したことン特徴とする。
以下図面に示す実施向を参照して本発明を説明すると、
第1図において、lはテープ供給側キャプスタン、2は
チーブ巻取側キャグスタン、3及び4は夫々のキャプス
タンの回転載に応じて周波数が変化する正弦波信号乞発
住する周波数発電器、5及び6は周波1発電器3,4か
らの正弦波信号を矩形波信号に変換し、かつその矩形波
信号の立上り及び立下りに応答するパルスから成る周波
数個@を出力する波形整形回路、7は制御回路、8は比
較回路、9及び10は入出力切換回路、1」はモノマル
チバイブレータ回路、12及び13はフィルタ回路、1
4及び15はモータ駆動回路、16及び17は前記キャ
プスタン駆動用モータである。
波形整形回路5,6からの周m数信号は入力切換回路9
馨介して時分割で交互に制御回路7にとり込まれる。制
御回路7はとり込まれた周波数信号の周波数に応答して
パルス幅が変化する変化パルス幅信号を比較回路8に出
力すると共に、時分割による周波数信号の交互とり込み
動作等を制御するf171J御切侯信号乞出力する〇比
較回路8は制御回路7からの変化パルス幅信号とモノマ
ルチパイプレーク回路11からの基準パルス幅信号とン
比較する。
モノマルナバイブレータ回路13は制囮1切換イム号に
よって時分割制御され、テープ供給側キャプスタン1及
び巻取測キャグスタン20回類速度制御を交互に行なう
。モノマルチバイブレータ回路11の時定数回路は抵抗
ftl及びコンデンサC1vc対しスイッチSWI 、
  SW2及びSW3により可変抵抗VRt 。
VH2及びV)13が接続される構成をとり、スイッチ
SWI、  SW2.  SW3が夫々制御切換信号に
よってオンオフ制御されること罠より、モノマルチバイ
ブレータ回路1】は両キャグスタンに対しそれぞれ予め
設定したパルス幅を有する基準パルス幅45号と交互に
出力する。即ちテープ巻取側のキャプスタン2を制御し
ている時はスイッチSWlとSW3がオンされて可変抵
抗VRIとVH2が抵抗R1と並列に接続され、またテ
ープ供給側のキャプスタンlを制御している時はスイッ
チSW2がオンされて、可変抵抗VR2が抵抗R2と並
列に接続される。これにより1つのモノマルチバイブレ
ータ回路11処よってテープ巻取側と供給側のキャプス
タン回転速度を制御するための各基準パルス幅信号のノ
くルス幅を独立して変化させることができ、可変抵抗V
RIとVH2は両キャグスタンの差動量が零の状態を得
るために用いられ、また可変抵抗VR3は両キャグスタ
ン間VL適正7.c差動量を与えるために用いられる。
この場合、テープ巻取側キャブスタン20制御時におけ
る基準パルス幅信号のパルス幅は、モノマルチバイブレ
ータ回路110時定数回路の時定数が小さくなる結果、
テープ供給側キャグヌタンlの制御時におけるパルス幅
に比べ短くなる。このように可変抵抗VH1とVH2に
より差動量零の状態とした上で、可変抵抗VR3により
一定差動量を付加することができ、さらにリバース駆動
を行なう場合においてはスイッチS〜〜3を上述とは逆
にスィッチ5W20オン時にオンさせれば、リバース駆
動時においてもフォワード駆動時と同一の差動駆動を達
成することができる。
ま1こ、キャブスタン径、周波数発電機の歯数等を調整
することにより両キャグスタンの規定回転速度での周波
数発電機の出力周波数を寸法公差内で等しくすれば、可
変抵抗VR1,VH2,VH2によって変化させるべき
モノマルチバイブレータ回路Hの出力パルス幅はごく仏
かでよいことになる。
このパルス幅はほとんど前記抵抗1’tl及びコンデン
?CIL依存しており、可変抵抗Vli1.  VH2
VB2への依存度は大変小、さい。しかもこのCIと1
(1は共通に使用されるから、流度変化などにより各素
子の値が変化したとしても、差動量の変化はごくわずか
である。
7A2図は上述した英施劉ン具体化したーの回路構成?
例示して、!6つ、第1図と同一符号は同−又は類似の
機能ケ有する回路ン意味しており、また第3図は第2図
の回路の各(8号波形ン示す。なお第3図にお(、)て
波形FT、FSは周波数発電機3゜4からの正弦波イぎ
号乞波形整形した矩形波信号?示す。
第2図に′i6いて、入力切換回路9はナンド回路NA
NDI、NANI)2及びノア回路N (J It I
から成っており、両ナンド回路の一方の入力には波形整
形回路5,6からのテープ巻取側及び供給■川の周e、
数イg号PT、I’sが与えられ、他力の入力に加えら
れる制御切換信号T、SVcよって切換えられてP T
又はPSを制御回路7に与える。
匍1俳回路7はD型フリッグ70ツブDt〜D4、RS
型フリッグフロツプR8,排他的論理和回路El、E2
、ナンド回路NANi)3.NAND4等から成り、各
フリラグフロップD1〜D3のクロック端子CKには上
記入力切換回路9の出力が与えられ、フリラグフロック
D4の出力端子Q及び反転出力端子Qからは夫々前記制
御切換信号’l’、Sが出力される。また排他的論理和
回路E1.E2からは前記矩形波信号の一周期に応答す
るパルス幅を有する変化パルス幅信号EX、 EXが取
出され、比較回路8に与えられる。モノマルチバイブレ
ータ回路11は変化パルス幅信号INXによりトリガさ
れ時定数回路で設定されるパルス幅を有する基準パルス
幅信号MM、MMを出力する。
比較回路8はアンド回路ANDI−AND4かも成り、
また出力切換回路lOはアンド回路AND5〜AND8
と各アンド回路の出力に応答してオンオフするアナログ
スイッチASI〜AS4から成り、各アンド回路には、
前記変化パルス幅信号EX、EX。
モノマルチパイプレーク回路1】からの基準パルス幅信
号MM、MM及び制御切換(iT号T、Sが与えられる
。この場合、上記アンド回路として3人力型のものを用
いるとすれば、比較回路と出力切換回路は4 (II!
jのアンド回路を用いて構成し得る。なお、動作初期に
おいてイニシャルイキ号■0がD型フリッグフロツプD
I −D3の各リセット端子It及びD型フリッグフロ
ックD40セット端子Sにそれぞれ与えられる。
第3図から明らかな如くアンド回路ANDI〜AND4
では前記周波数信号に対応する変化パルス幅信号EX、
EXとモノマルチバイブレータ回路1]からの基準パル
ス幅信号MM、MMとのパルス幅が比較され、テープ巻
取側キャプスタンが規定回転速度より遅れている場合は
、アンド回路AND5の出力(第3図Tslow)[よ
ってアナログスイッチASIが、また進んでいる場合は
アンド回路AND6の出力(第3図T fast ) 
KよってアナログスイッチAS2がそれぞれそのパルス
幅の誤差分の時間オンされる。
同様罠テープ供給側キャプスタンが規定回転速度より遅
れている場合はアンド回路AND7の出力(第3図S 
slow )によってアナログスイッチΔS3が、また
進んでいる場合はアンド回路AND8の出力(第3図S
 fast )によってアナログスイッチAS4がそれ
ぞれそのパルス幅の誤差分の時間オンされる。フォワー
ド駆動時はモータ駆動電圧切換スイッチSW4 、  
SW5が図の実心位置にありアナログスイッチASI及
びAS3には正電圧+Vが、またアナログスイッチAS
2及びAS4には負電圧−Vが印加されており、これら
アナログスイッチがキャプスタンの回転速度情報に応じ
てオンすることによってモータ態動回路14,15には
フィルタ回路12.13を介してモータ躯動制御電圧が
与えられる。
ナオ、リバース電動時においては、モノマルチバイブレ
ータ回路1】の時定数回路のスイッチSW3を切換制御
信号SVcよってオンすると共に、モータ駆動電圧切換
スイッチSW4.  SW5を図の破線位置へ切換えれ
ば良い。
また2つの周波数yJ?3m機の出力周波数が異yjっ
ている場合は、制御回路にカウンタ、デコーダ等ン設け
るだけで、上記と同様の温度特性等の良好な差動サーボ
回路を構成することができる。
第4図は他の回路構成例を示すもので、第2図の回路構
成列を簡単化したものである。制御回路はD型フリップ
フロッグD5.D6から構成され、切換制御信号1’、
SによるアナログスイッチAS5 。
AS6の切換えにより矩形波信号FT、FSが周波数信
号として時分割で父互にとり込まれ、D型フリッグフロ
ッグD5から変化パルス幅細qEX。
EXが出力される。比較回路はノア回路N0R2゜N(
J)t3により、また出力切換回路はアナログスイッチ
AS7〜ASIOによりそれぞれ構成されるものである
以上説明した所から明らかなように本発明によれは、1
対のキャプスタンの回転速度の差!tint?機構部品
の精度に影響されることなく制御できるため、順、逆両
走行方向での差動iビ同−Kjることが用面で、また1
つのモノマルチバイブレータを基準周波数源として時分
割的に使用しているので安価で、しかも動作が安定して
いる。
【図面の簡単な説明】
81!1図は本発明の一実施飼を示すブロック図、第2
図はその王安部の−の具体的回路図、第3図はその動作
説明用タイムチャート及び第4図は他の具体的回路図で
ある。 1.2・・・キャプスタン、3.4・・・周波数発電機
、7・・・制御回路、8・・・比較回路、9.10・・
・切換回路、1j・・・モノマルチバイブレータ、’1
6.17川モータ。 特許出願人  ナヵミチ株式会社 代理人 弁理士  水 1)武 三 部手続補正書 昭和58年1り月/7日 特許庁長官  若 杉 相 夫  殿 2、発明の名称 キャプスタンの駆動制御装置 3、 補正をする者 事件との関係 特許出願人 住所 名 称 ナカミチ株式会社 4代理人〒105 住 所  東京都港区芝3丁目2番14号芝三丁目ビル
5 補正の対象 明細誉の発明の詳細な説明の欄及び図面6 補正の内容 (1)本願明細書第8頁第4行乃至第5行r VH2。 VR4J 乞rVRz、  VH2J VC補正する。 (2)同書第11頁第17行「電動」をU駆動」K補正
する。 (3)  第2図馨別紙の通り補市する。

Claims (1)

  1. 【特許請求の範囲】 (υ テープの走行駆動を同時に行なう一対のキャプス
    タンと、該一対のキャプスタンの各回転速度に応答する
    周波数信号を時分割で交互にとり込み、そのとり込んだ
    周波数信号の周波数に応答してパルス幅が変化する変化
    パルス幅信号を発生する手段と、周波数信号がとり込ま
    れたキャプスタンに相応して予め設定したパルス幅を有
    する基準パルス幅信号を発生する手段と、前記変化パル
    ス幅信号と基準パルス幅信号とのパルス幅を比較し、そ
    のパルス幅が一致するよう時分割で交互九各キャグスタ
    ンの回転速度を制御する手段とからなり、前記一対のキ
    ャプスタンはそれぞれに相応して予め設定される前記基
    準パルス幅信号のパルス幅によりその回転速度が制御さ
    れることヲ4!!徴とするキャプスタンの駆動制御装置
    。 (2)前記変化パルス幅信号のパルス幅はとり込まれる
    周波数信号の周波数の一周期に応答することを特徴とす
    る特許請求の範囲第(17項記載のキャプスタンの駆動
    制御装置。 (3)  前記基準パルス幅信号を発生する手段はモノ
    マルチバイブレータ回路から成り、周波数信号がとり込
    まれるキャプスタンに相応して、その時定数回路の時定
    数が切替えられることを特徴とする特許請求の範囲第(
    1)狽及び第(2)項記載のキャプスタンの駆動制御装
    置。 (41前記時定数回路はその時定数が脚整可能とされた
    こと馨特徴とする特許請求の範囲第(3)項記載のキャ
    プスタンの駆動制御装置。
JP57215158A 1982-12-08 1982-12-08 キヤプスタンの駆動制御装置 Pending JPS59107443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57215158A JPS59107443A (ja) 1982-12-08 1982-12-08 キヤプスタンの駆動制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57215158A JPS59107443A (ja) 1982-12-08 1982-12-08 キヤプスタンの駆動制御装置

Publications (1)

Publication Number Publication Date
JPS59107443A true JPS59107443A (ja) 1984-06-21

Family

ID=16667614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57215158A Pending JPS59107443A (ja) 1982-12-08 1982-12-08 キヤプスタンの駆動制御装置

Country Status (1)

Country Link
JP (1) JPS59107443A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4932610A (ja) * 1972-07-20 1974-03-25
JPS50144408A (ja) * 1974-05-09 1975-11-20

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4932610A (ja) * 1972-07-20 1974-03-25
JPS50144408A (ja) * 1974-05-09 1975-11-20

Similar Documents

Publication Publication Date Title
JPS6056394B2 (ja) モ−タの制御装置
US4516060A (en) Digital motor speed control
GB1513484A (en) Methods of using magnetic digital data recorders
JPS59107443A (ja) キヤプスタンの駆動制御装置
US3803469A (en) System for controlling speed of the tape drive in a tape recording and replaying apparatus
US3809452A (en) System for controlling number of revolutions of the tape drive in a tape recording and replaying apparatus
JPS6117587Y2 (ja)
JP2506907Y2 (ja) モ−タ駆動信号出力回路
SU543945A1 (ru) Частотно-импульсный функциональный преобразователь
JPS6117586Y2 (ja)
JP2569506B2 (ja) 電子回路
JPS6039383A (ja) モ−タのパルス駆動速度制御装置
KR890001478Y1 (ko) 모우터의 최소 단위위치 결정회로
JPH0424668B2 (ja)
JPS624785B2 (ja)
JPS6316971Y2 (ja)
JPS6230079Y2 (ja)
SU723510A1 (ru) Система автоматического регулировани
SU551664A1 (ru) Устройство дл генерировани функций
SU1534724A1 (ru) Цифровой регул тор скорости
KR900008795Y1 (ko) 특정화면 자동반복 재생회로
JPS60259008A (ja) 可変利得増幅器
SU605259A1 (ru) Частотный дискриминатор дл аппарата магнитной записи
SU641398A1 (ru) Устройство коррекции системы регулировани
SU1128214A1 (ru) Устройство дл синхронизации раздельных носителей звука и изображени