JPS59103495A

JPS59103495A - 制御情報通信方式

Info

Publication number: JPS59103495A
Application number: JP57212134A
Authority: JP
Inventors: Yoshitaka Ito; 芳孝伊藤
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1982-12-03
Filing date: 1982-12-03
Publication date: 1984-06-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の技術分野本発明は制御装置を遠隔制御する場合において、ハード
ウェア障害ならびに伝送路誤りによシ制御装置が誤動作
することを防止した、制御情報通信方式に関するもので
ある。

従来技術と問題点従来、制御装置が設置されている場所には必ず保守者が
常駐しているか、あるいれ保守者が常駐してい々〈ても
システムダウン時には保守者がただちに制御装置まで駆
けつけられるような体制をとシ、システムの連続運転を
確保していた。しかし、いつ発生するかもわからない障
害のために弱度な技術を有する保守者を多数必要とする
ため、保守者を１個所に集中し、そこから制御装置を遠
隔保守する体制がとられるようになった。これを実現す
る一方法として制御装置へはサービスプロセッサを付加
し、さらに保守者が常駐しているセンタには上位プロセ
ッサを設置して、制御装置からの情報（タイプアウトメ
ツセージ、警報表示等）はサービスプロセッサから上位
プロセッサを経由して保守者に通知されるようにし、一
方、保守者から制御装置を操作（タイプイン、コンソー
ル操作等）する場合は、上位プロセッサからサービスプ
ロセッサを経由して制御装置を操作する。

これによシ、保守人員削減の目的は達せられるが、新た
に、サービスプロセッサが障害となったシ、あるいは上
位プロセッサとサービスプロセッサを接続する伝送路に
誤シが発生すると、異常な操作を制御装置へ与えてしま
うという問題が生じる。

発明の目的本発明はこのような問題点を解決するため、サービスプ
ロセッサから制御装置へ向う信号に対し、その正常性を
チェックする機構と、その正常時のみ制御装置を駆動す
る回路を付加したもので、以・下図面について詳細に説
明する。

発明の実施例第１図は本発明の制御情報通信方式の一実施例を示すシ
ステム構成ブロック図である。同図において、１は上位
プロセッサ、２．３は２重化されたサービスプロセッサ
、４は制御装置である。上位プロセッサ１とサービスプ
ロセッサ２と社伝送路（３）５によって、上位プロセッサ１とサービスプロセッサ３
とは伝送路６によって、それぞれ接続されている。また
７は各サービスプロセッサ２，３から制御装置４を操作
する信号のインタフェース回路、８は制御装置４から各
サービスプロセッサ２，３へ送られる信号のインタフェ
ース回路、９，１０１ｔ：インタフェース回路７からそ
れぞれサービスプロセッサ２，３の信号に基づいて制御
装置４を駆動、操作する信号を制御して出力する論理回
路、１１．１２はそれぞれ論理回路９，１０に対する電
源装置、１３は電源装置１１から論理回路９に対する給
電線、１４は電源装置１２から論理回路１０に対する給
電線、１５はサービスプロセッサ２から電源装置１１に
対する制御信号線、１６はサービスプロセッサ３から電
源装置１２に対する制御信号線である。　さらに１７は
サービスプロセッサ２．インタフェース回路７間の制御
信号ならびにデータ信号、１８はサービスプロセッサ３
．インタフェース回路７間の制御信号ならびにデータ信
号、１９はインタフェース回路８からサービスプロセッ
サ２へ送られるデータ信（４）号、２０はインタフェース回路８からサービスプロセッ
サ３へ送られるデータ信号、２１は論理回路９および１
０の出力信号、２２は制御装置４からインタフェース回
路８へ送られるデータ信号である。

サービスプロセッサ２．３は常時相互に現用、予備とな
る運転形式をとるものとし、いま例えばサービスプロセ
ッサ２が現用として動作中であるとする。制御装置４か
らの出力情報はインタフェース回路８に表示されておシ
、サービスプロセッサ２はインタフェース回路８の内容
を信号１９として定期的に読みとシ、その結果を伝送路
５を介して上位プロセッサ１へ通知する。上位プロセッ
サ１はこの内容を図示されないタイプライタ等に印字し
て保守者に指示する。

一方保守者が制御装置４を操作する場合には、まず上位
プロセッサ１を起動して操作内容を入力する。上位プロ
セッサ１は伝送路５を経由してサービスプロセッサ２へ
操作内容を送出する。例えば操作内容が制御装置４を停
止することであった場合、サービスプロセッサ２はこれ
を解読して信号１７によってインタフェース回路７に伝
送し、インタフェース回路７における当該操作に対応す
るフリップフロップ（以下ＦＦと略す）に表示する。

電源装置１１．１２の出力は常時断の状態となっていて
、従って論理回路９．１０は不動作の状態にあり、イン
タフェース回路７内のＦＦが設定されても信号２１は出
力されないようになっている。

次にサービスプロセッサ２はインタフェース回路７に操
作内容を設定したことを、伝送路５を介して上位プロセ
ッサ１へ通知する。上位プロセッサ１はこの通知を受け
ると伝送路６を介してサービスプロセッサ３に指令を送
出して、インタフェース回路７におけるＦＦに設定され
ている内容を読み取らせる。サービスプロセッサ３は信
号１８によってインタフェース回路７におけるＦＦの内
容を読み取）、これを伝送路６を経て上位プロセッサ１
へ通知する。上位プロセッサ１は、この内容が最初にサ
ービスプロセッサ２に対して指示した操作と合致してい
るか否かをチェックして、もしも異常を検出したときは
最初からの動作を再び繰り返見す。また正常であると判
断したときは、上位プロセッサ１は伝送路５を介してサ
ービスプロセッサ２へ正常である旨を通知する。サービ
スプロセッサ２はこの通知を受けたとき、制御信号線１
５を介して電源装置１１の電源を投入させる。

これによシミ源装置１１から給電線１３を経て論理回路
９に給電され、論理回路９の動作によジインタフエース
回路７におけるＦＦの内容が信号２１として制御装置４
へ送出される。

第２図は第１図の実施例におけるインタフェース回路お
よび論理回路の詳細な構成例を示すブロック図である。

同図において、第１図におけると同じ部分は同じ番号で
示されている。また１０１〜１０ルは論理積ゲート、１
１１〜１１ルはＦＦ、１２１〜１２ル。

１３１〜１５ｎ、　１４１〜１４ルは論理積ゲート、１
５１〜１５ルはＦＦ、１６１〜１６詐、１７１〜１７％
は論理積ゲートであって、これらはデータ信号１７．１
８および２１　　がそれぞれｎビット幅であって、１７
−１〜１７−４．１８−１〜１Ｂ−ｎおよび２１−１〜
２１−ｎ　　からなることに対応して、それぞれｎ個か
らなっている。１７−１０は論（７）埋積ゲート１０１〜１０ｎおよびＦＦ１１１〜１１ルに
対する制御信号、１７−１１は論理積ゲート１３１〜１
３詐に対する制御信号、１Ｂ−１０は論理積ゲート１４
１〜１４ａおよびＦＦ１５１〜１５３に対する制御信号
、１８−１１は論理積ゲート１７１〜１７ａに対する制
御信号である。

サービスプロセッサ２からは信号１７−１〜１７−飾に
制御装置４を操作する内容を送出し、さらに制御信号１
７−１０を送出することによって、その情報をＦＦ１１
１〜１１．ｎ　　に設定する。サービスプロセッサ３は
信号１８−１１を送出することによってＦＦ１１１〜１
１ｎの内容を信号１８−１〜１８−飾に読み出し、これ
を伝送路６を経て上位プロセッサ１に送る。上位プロセ
ッサ１は送られた情報の内容が正常であると判断すると
伝送路５を経てサービスプロセッサ２に指令を送シ、こ
れによってサービスプロセッサ２往信号線１５を経て電
源装置１１を制御してその電源を投入させる。これによ
って給電線１５を経て電源が供給されて論理積ゲート１
２１〜１２ルが動作し、ＦＦ１１１〜１１Ｂの内容が信
号２１−１〜２１−ｎとして送出されて、制御装置４に
おける所要の操作（８）が行われる。

以上の説明はサービスプロセッサ２が現用である場合に
ついて行ったが、サービスプロセッサ３が現用である場
合にも全く同様に動作することができることは明らかで
ある。

また以上の説明において、上位プロセッサ１およびサー
ビスプロセッサ２．３の内容については明示されていな
いが、これらはいずれも中央制御装置、主記憶装置、デ
ータチャネル装置等からなる周知の構成のものであって
、当業者によって容易に実現可能なものであシ、従って
これについての詳細な説明を省略する。

発明の詳細な説明したように本発明の制御情報通信方式によれば、
上位プロセッサから第１のサービスプロセッサを介して
制御装置に情報を伝送し、制御装置から第２のサービス
プロセッサを介して上位プロセッサに情報を伝送するシ
ステムにおいて、第１のサービスプロセッサから制御装
置に出力する情報の内容を第２のサービスプロセッサを
介して上位プロセッサに通知する手段と、第１のサービ
スプロセッサから制御装置に対する出力情報をオンオフ
する論理回路とを設けて、上位プロセッサは第２のサー
ビスプロセッサを経て通知された第１のサービスプロセ
ッサの出力情報の内容が正常のときのみ論理回路をオン
状態に制御するようにしたので、上位プロセッサから制
御装置に情報を伝送するサービスプロセッサや伝送路の
異常によυ制御装置が異常になることを防ぐことができ
る利点がある。

【図面の簡単な説明】

第１図は本発明の制御情報通信方式の一実施例の構成を
示すシステム構成ブロック図、第２図は第１図の実施例
におけるインタフェース回路および論理回路の詳細な構
成例を示すブロック図である。１・・・上位プロセッサ、２，５・・・サービスプロセ
ッサ、４・・・制御装置、５，６・・・伝送路、７，８
・・・インタフェース回路、９，１０・・・論理回路、
１１．１２・・・電源装置、１３．１４・・・給電線、
１５．１６・・・制御信号線、１７、１７−１〜１７−
ル、１８．１８−１〜１８−ル・・・制御信号ならびに
データ信号、１９．２０・・・データ信号、２１・・・
出力信号、２２・・・データ信号、１０１〜１０ｎ・・
・論理積ゲート、１１１〜１１ｎ・・・フリップフロッ
プ、１２１〜１２ル、１３１〜１３ｎ、１４１〜１４ｎ
・・・論理積ゲート、１５１〜１５ｎ・・・フリップフ
ロップ、１６１〜１６ｎ、１７１〜１７算・・・論理積
ゲート。特許出願人　日本電信電話公社代理人弁理士玉蟲久五部（外３名）第１図

Claims

【特許請求の範囲】

上位プロセッサから第１のサービスプロセッサを介して
制御装置に対して情報を伝送し、制御装置から第２のサ
ービスプロセッサを介して上位プロセッサに情報を伝送
するシステムにおいて、第１のサービスプロセッサから
制御装置に対して出力する情報の内容を第２のサービス
プロセッサを介して上位プロセッサに通知する手段と、
第１のサービスプロセッサから制御装置に対する出力情
報をオンオフする論理回路とを設け、上位プロセッサは
第２のサービスプロセッサを経て通知された第１のサー
ビスプロセッサの出力情報の内容が正常のときのみ前記
論理回路をオン状態に制御することを特徴とする制御情
報通信方式。