JPS59103162A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPS59103162A JPS59103162A JP57212156A JP21215682A JPS59103162A JP S59103162 A JPS59103162 A JP S59103162A JP 57212156 A JP57212156 A JP 57212156A JP 21215682 A JP21215682 A JP 21215682A JP S59103162 A JPS59103162 A JP S59103162A
- Authority
- JP
- Japan
- Prior art keywords
- addresses
- memory
- vol
- stored
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は情報を記憶する主記憶装置と補助記憶装置と
を有する電子機器に関する。
を有する電子機器に関する。
従来、電子機器において、補助記憶装置として磁気ディ
スク、磁気ドラムが用いられている。
スク、磁気ドラムが用いられている。
しかしながらこのような補助記憶装置では、3つの処理
プログラムなどのデータを記憶しようとした場合、その
3つのデータの容量が2つの補助記憶装置の全記憶容量
以内であったとしても、第1図に示すように、1つの処
理グログラムに対して1つの補助記憶装置1が対応する
ようになっている。このため、1つ1つの補助記憶装置
に余りが生じてしまい、ためへん無駄であった。
プログラムなどのデータを記憶しようとした場合、その
3つのデータの容量が2つの補助記憶装置の全記憶容量
以内であったとしても、第1図に示すように、1つの処
理グログラムに対して1つの補助記憶装置1が対応する
ようになっている。このため、1つ1つの補助記憶装置
に余りが生じてしまい、ためへん無駄であった。
この発明は上記事情に鑑みてなされたもので、その目的
とするところは、補助記憶装置全有効に使うことができ
る電子機器全提供することにある。
とするところは、補助記憶装置全有効に使うことができ
る電子機器全提供することにある。
この発明は、補助記憶装置の番地を変換する変換手段を
設けたものである。
設けたものである。
以下、この発明の一実施例について図面を参照して説明
する。
する。
第2図において、1ノは種々の演算を行う演算装置であ
る。12は演算装置11で演算を行うための処理プログ
ラムを記憶する主記憶装置であり、たとえば揮発性メモ
リ(RAM ;ランダム・アクセス・メモリ)で構成さ
れている。
る。12は演算装置11で演算を行うための処理プログ
ラムを記憶する主記憶装置であり、たとえば揮発性メモ
リ(RAM ;ランダム・アクセス・メモリ)で構成さ
れている。
131.132は種々の処理プログラムが記憶され、0
〜1000番地の記憶容量を有する補助記憶装置であり
、たとえば磁気ディスク、磁気ドラムなどの不揮発性メ
モリで構成されている。14は、上記補助記憶装置13
1+132の記憶、再生を制御する補助記憶制御装置で
あり、たとえば各処理プログラムの帯地と補助記憶装置
131.132の記憶番地との変換テーブルを記憶する
変換テーブル記憶部141を有するようになっている。
〜1000番地の記憶容量を有する補助記憶装置であり
、たとえば磁気ディスク、磁気ドラムなどの不揮発性メ
モリで構成されている。14は、上記補助記憶装置13
1+132の記憶、再生を制御する補助記憶制御装置で
あり、たとえば各処理プログラムの帯地と補助記憶装置
131.132の記憶番地との変換テーブルを記憶する
変換テーブル記憶部141を有するようになっている。
15は処理プログラムを入力する入力装置であり、たと
えばキーボード、カードリーダあるいはテープリーグな
どによって構成されている。
えばキーボード、カードリーダあるいはテープリーグな
どによって構成されている。
次に、このような構成において動作を説明する。たとえ
ば今、入力装置15により、1〜600番地からなる処
理プログラムvat 11.1〜700番地からなる処
理プログラムvoL 12、および1〜700番地から
なる処理プログラムvot 13を入力するものとする
。すると、補助記憶制御装置J4は、1〜600番地か
らなる処理プログラムvat J 1を補助記憶装置1
31の1〜600#地に記憶し、1〜700番地からな
る処理プログラムvoL 12 (7)うち、1〜40
0%地を補助記憶装置131の601番地〜1000番
地に記憶し、401〜700番地全70記憶装置132
の0〜300番地に記憶し、1〜700番地からなる処
理プログラムvat 13を補助記憶装置132の30
1〜1ooo番地に記憶するとともに、それらの変換テ
ーブルっまシ第3図に示すような変換テーブルを変換テ
ーブル記憶部141に記憶する。
ば今、入力装置15により、1〜600番地からなる処
理プログラムvat 11.1〜700番地からなる処
理プログラムvoL 12、および1〜700番地から
なる処理プログラムvot 13を入力するものとする
。すると、補助記憶制御装置J4は、1〜600番地か
らなる処理プログラムvat J 1を補助記憶装置1
31の1〜600#地に記憶し、1〜700番地からな
る処理プログラムvoL 12 (7)うち、1〜40
0%地を補助記憶装置131の601番地〜1000番
地に記憶し、401〜700番地全70記憶装置132
の0〜300番地に記憶し、1〜700番地からなる処
理プログラムvat 13を補助記憶装置132の30
1〜1ooo番地に記憶するとともに、それらの変換テ
ーブルっまシ第3図に示すような変換テーブルを変換テ
ーブル記憶部141に記憶する。
このような状態において、処理プログラムvat 11
に対する演算を行う場合、補助記憶制御装置14が変換
テーブル記憶部141の変換テーブルにより、処理プロ
グラムvot 11が補助記憶装置131の1〜600
番地に記憶されていると判断し、この判断結果に応じた
記憶内容を読出し主記憶装置12へ記憶せしめる。これ
により、演算装置11は主記憶装置12に記憶された処
理プログラムvotllに応じて演算処理を行う。
に対する演算を行う場合、補助記憶制御装置14が変換
テーブル記憶部141の変換テーブルにより、処理プロ
グラムvot 11が補助記憶装置131の1〜600
番地に記憶されていると判断し、この判断結果に応じた
記憶内容を読出し主記憶装置12へ記憶せしめる。これ
により、演算装置11は主記憶装置12に記憶された処
理プログラムvotllに応じて演算処理を行う。
また、他の処理プログラムを用いる場合も上記同様に動
作するようになっている。
作するようになっている。
以上詳述したようにこの発明によれば、補助配憶装置を
有効に使うことができる電子機器を提供できる。
有効に使うことができる電子機器を提供できる。
第1図は従来の処理fr:1グラムの補助記憶装置にお
ける記憶例を示す図、第2図はこの発明の一実施例にお
ける概略構成を示すブロック図、第3図は同冥施例にお
ける変換テーブルの記憶例を示す図である。 12・・・主記憶装置、IJ、132・・・補助記憶装
置、14・・・補助記憶制御装置、141・・・変換テ
ーブル記憶部。
ける記憶例を示す図、第2図はこの発明の一実施例にお
ける概略構成を示すブロック図、第3図は同冥施例にお
ける変換テーブルの記憶例を示す図である。 12・・・主記憶装置、IJ、132・・・補助記憶装
置、14・・・補助記憶制御装置、141・・・変換テ
ーブル記憶部。
Claims (1)
- 情報を記憶する主記憶装置と補助記憶装置とを有する電
子機器において、補助記憶装置の番地を変換する変換手
段を設けたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57212156A JPS59103162A (ja) | 1982-12-03 | 1982-12-03 | 電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57212156A JPS59103162A (ja) | 1982-12-03 | 1982-12-03 | 電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59103162A true JPS59103162A (ja) | 1984-06-14 |
Family
ID=16617818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57212156A Pending JPS59103162A (ja) | 1982-12-03 | 1982-12-03 | 電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59103162A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0198039A (ja) * | 1987-10-09 | 1989-04-17 | Nec Corp | フアイル制御方式 |
-
1982
- 1982-12-03 JP JP57212156A patent/JPS59103162A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0198039A (ja) * | 1987-10-09 | 1989-04-17 | Nec Corp | フアイル制御方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5840235B2 (ja) | カヘンケイジヨウカイケイキ | |
JPS5995660A (ja) | デ−タ処理装置 | |
JPS59103162A (ja) | 電子機器 | |
JP2531822B2 (ja) | 命令先行読出し装置 | |
JPS6278790A (ja) | 記憶装置 | |
JPS599755A (ja) | マイクロプログラム読出し制御方式 | |
JPS55166745A (en) | Maintenance information holding system by controller | |
JPS6382530A (ja) | 半導体記憶装置 | |
JPS60673Y2 (ja) | メモリ−アドレス指定装置 | |
JPS63177234A (ja) | フアイルセ−ブ・ロ−ド方法 | |
JPS6046747B2 (ja) | 初期プログラム読込方式 | |
JPH01209533A (ja) | マイクロプログラム制御装置 | |
JPS6089256A (ja) | フアイル制御装置 | |
JPS6476339A (en) | Processing system for restoration of editing data | |
JPS6139126A (ja) | 磁気テ−プ記録装置 | |
JPS5798042A (en) | Device for data storage | |
JPS6155698B2 (ja) | ||
JPS62103735A (ja) | プログラム転送装置 | |
JPH07234815A (ja) | サーキュラメモリ空き容量算出装置 | |
JPS6130107U (ja) | フロ−チヤ−ト式プログラマブル・コントロ−ラ | |
JPS6061851A (ja) | 入出力処理装置 | |
JPH02230324A (ja) | マイクロプログラム制御装置 | |
JPS62182942A (ja) | プログラムデバツグ装置 | |
JPH03113898A (ja) | 固定記憶装置 | |
JPH044430A (ja) | イニシヤルプログラムロード方式 |