JPS5840235B2 - カヘンケイジヨウカイケイキ - Google Patents

Description

【発明の詳細な説明】 本発明は、電子的会計機であってそれに接続された周辺
装置の数および型に基づいて機械の自動的に初期設定す
るための装置を有する可変形状の電子的会計機に関係す
る。

知られているように、会計機はそれについて意図する応
用の種類に従って複数の形状をとり得る。

更に具体的には、各形状は基本的機械、例えば磁気テー
プ読取器、紙テープ穿孔器／読取器などに接続された周
辺装置の数によって左右される。

各形状に対して、制御プログラムの支配下にありかつユ
ーザーのプログラムではアリセスすることのできない記
憶装置の保存されたゾーンであって接続された周辺装置
とのデータの交換に関係する情報を記録するためのゾー
ンを規定する必要がある。

中型、大型計算機に対するこの問題は周辺装置との会話
を処理するための能力（チャンネル制御装置の能力）の
より低い１つまたはそれ以上の計算機を用いることによ
って解決される。

他方、中程度の能力の成る電子的会計機は接続され得る
最大数の周辺装置を処理することのできる記憶ゾーンを
規定し、そしてより小数の周辺装置の場合はこのゾーン
の大部分は利用されないままとされる。

この利用されないゾーン内にはプログラマ−が利用でき
る記憶装置の容量の極めて小部分しか存在［７ないので
、保存された記憶ゾーンの寸法を最適化する問題は存在
しない。

小型会計機の場合、接続された周辺装置の数および型の
関数としてこの保存されたゾーンの寸法を最適化すると
いう技術的問題が存在する。

事実、このような機械に対しては必要とされるサービス
の範囲の関数として周辺装置の形状を変えることは極め
てまれにしか生じない。

従って、機械は周辺装置を付加したり取り除いたりする
ことによってユーザーが自由に拡張することができる。

仮に最大形状に対して充分なだけ大きい保存ゾーンが常
に存在するとしたら、周辺装置の最大数を処理すること
のできる保存ゾーンを規定するということと、特定の応
用によって必要とされる最小数の周辺装置を接続する容
量をもう記憶装置を設けるということとの間に矛盾が生
ずる。

この場合、ユーザーが利用できる記憶は記憶容量と保存
ゾーンとの間の差があるので、記憶容量は最小形状に対
してさえも必要とされる成るプログラムに対し不充分と
なってＬ７まい、従って、記憶装置の容量は拡張されな
ければならずそして記憶装置は充分には利用されないこ
ととなってしまうであろう。

本発明の目的は接続された周辺装置の数の関数として保
存ゾーンの寸法を自動的に規定するという問題を解決す
ることである。

更に、周辺装置の各形状に対して特定種数の応用に従っ
て可変の寸法を有するユーザーがアクセス可能な記憶装
置が必要であるということも明らかにされなければなら
ない。

従って、利用可能な記憶装置の大きさを自動的に確認す
るという問題も存在する。

事実、このような確認は機械による記憶のあふれ出しを
信号するために必要である。

この技術的問題は本発明による会計機により解決される
のであり、本発明による会計機が特徴としているのは、
中実装置に接続された周辺装置の数および型を識別する
装置と、このようにして識別された周辺装置の数および
型の関数として保存ゾーンの容量を規定する装置とを設
けたことである。

以下図面を参照しながら本発明の実施例について説明す
る。

第１図を参照すれば、会計機は２つのゾーンに分けられ
る記憶装置１と、命令およびプログラムのデータを記憶
するためのＲＡＭ（ランダムアクセスメモリー）と、命
令をインプリメントしかつ周辺装置を処理するようにな
ったマイクロプログラムを記憶するためのＲＯＭ（リー
ドオンリイメモリー）とを含む。

記憶装置１はＲ，ＯＭからときどき読出されるマイクロ
命令を実行するようになっている中央データ処理装置２
（以下「中実装置」と称する）に接続されている。

中実装置２は一群の制御装置に接続されている。

集積制御装置３は中実装置２とキーボード１０、印字機
１１、磁気カード読出／書込装置１２、コンソール１３
、および会計形式導入装置１４との間のデータの交換を
処理する。

標準制御装置４は中実装置２と最大数でも４台の周辺装
置１５（例えば、テープ読出／穿孔装置）ならびに制御
装置３により処理される周辺装置との間のデータ交換を
処理する。

制御装置５は中実装置２と磁気テープ読出／書込装置１
７との間のデータの交換を処理する。

１１１ｉＧ制御装置６は中実装置２と信号変復調装置１
８との間のデータの交換を処理して会計機と遠隔の計算
機２０の間の接続を可能ならしめる。

第１図から会計機がいかにして種々の形状をとり得るか
は明瞭である。

すなわち、（１）簡単な送り状に関係する会計への応用
に対する形状。

これは単に制御装置３およびその周辺装置を中実装置２
に接続することにより得られる。

磁気カードは単にプログラム入力として用いられる。

利用可能な記憶装置はＫが１０００に近い値を表わすと
したとき１７２にバイトのものである。

（２）ホームデータ（ｈｏｍｅ ｄａｔａ ）を制御す
るため形状。

これは穿孔テープがデータ保持手段として用いられてい
るときは制御装置４を付加することにより、或いは磁気
テープが用いられているときは制御装置５を付加するこ
とにより形状（１）から得られる。

利用可能な記憶装置ＩＫバイトのもの或いは随意的には
２にバイトのものである。

（３）遠隔の計算機に接続されるデータを収集するため
の形状。

これは線路制御装置６を付加することにより形状（２）
から得られる。

（４）送り状および会計への応用のための出力を有する
形状。

これは磁気カードをデータ保持手段として利用するため
のマイクロプログラムを付加することにより形状（１）
から得られる。

利用可能な記憶装置はＩＫバイトのもの或いは随意的に
は２にパイ１〜のものである。

（５）送り状および会計への応用のための入力／出力を
有する形状。

これは外部データ保持手段上の情報を読出シ７、データ
を処理しそして結果をもう１つのデータ保持手段上に記
録することのできる最大の形状である。

従ってこれらの形状の各々に対し異なる一組のマイクロ
プログラムが必要とされる。

結果として、これら５つの形状の各々に対して異なる形
状の記憶装置が存在する。

更に具体的には、保存ゾーン（ＺＲＭ）は接続された制
御装置の数の関数であり、マイクロプログラム記憶装置
（ＲＯＭ）は周辺装置の数および型ならびに遂行された
サービスの数および型の関数であり、ユーザーが利用で
きる記憶装置（ＲＡＭ）は遂行されたサービスの関数で
ある。

第２図は４ビツトバイトに構成される記憶装置１の形状
を示す。

ＲＡＭの最大形状において最初の２０４８バイト（すな
わち１６進アドレスφ７ＦＦまで）は記憶装置ＲＡＭと
して用いられ、残りは記憶装置ＦｔＯＭとして用いられ
る。

１６進アドレス数字は０．１．・・・・・・・・・８，
９．Ａ、Ｂ、・・・・・・・・・、ＥＦであり、それ故
７ＦＦはアドレス７Ｘ１６Ｘ１６２０４８である。

各１６進数字は４ビツトにより表わされる。

Ｒ，ＡＭの最小形状において、最初の５１２バイト（ア
ドレスφＩＦＦ）だけが用いられる。

１番目の区分はアドレスφ４φφ（ＩＫバイトに等しい
ＲＡＭの形状）またはφ８φφ（２にバイトに等しいＲ
ＡＭの形状）およびφＦＦＦの間に含まれる。

二番目の区分はアドレス１φφφおよびＩＦＦＦの間に
含まれ、他の区分についても同様である。

１番目および２番目の区分は常に存在しそして機械の形
状（１）に対するＲＯＭを構成し、他の区分はそれら、
すなわち形状（２） 、 （３） 、 （４）および（
５）に関連した形状により必要とされるときにのみ存在
する。

第３図は保存ゾーンＺＲＭの種々の大きさおよびユーザ
ーが利用できる記憶装置の最終的な大きさを示す。

説明した実症例において、３つの異なる大きさのＺＲ，
Ｍが参照され、これらにより前述したいくつかの形状を
処理することが可能である。

各大きさのＺＲＭに対し図面の上部に１６進形でのＲＡ
Ｍアドレスが、また図面の下部にＲＡＭの利用可能なバ
イトが示されている。

１／２にバイトのＲＡＭ形状については、利用可能な記
憶装置は１３６バイトのＺＲＭに対しては３７６バイト
であり、１６７バイトのＺＲＭに対しては３４５バイト
であり、２００バイトのＺＲＭに対しては３１２バイト
である。

従って、仮にＺＲＭが最大形状（ＺＲＭ＝２００バイト
）に対して寸法づけられたとしたら、利用可能な記憶装
置はたとえ会計機が最小形状（形状（１））にあったと
しても単に３１２バイトだけになってしまうであろう。

確かに、この利用可能な記憶装置は最小形状のユーザー
・プログラムを処理するのに充分ではない。

第３図から、機械形状の関数として自動的にＺＲＭを寸
法づけることにより６４バイトの増加がＺＲＭの最大の
大きさから最小の大きさへの変更により利用可能な記憶
装置に対して得られるということ、すなわち、１／２に
バイトの記憶装置ＲＡＭを参照すれば約１５％の百分率
の増加が得られるということも理解される。

第３図からは更に、ＩＫバイトのＲＡＭに対しては利用
可能な記憶装置はＺＲＭの形状に従って８２３．８５５
または８８７バイトであるということ、および２にバイ
トのＲ入Ｍに対してはそれはそれぞれ１８４７，１８７
９および１９１１バイトであるということも知られる。

前述したように、それぞれ１／２に、ＩＫおよび２にと
いう３つの大きさのＲＡＭをもつことができる。

本発明を実施する会計機は更に後述するようにｌ’（Ａ
Ｍの大きさを自動的に規定する。

保存ゾーンＺＲＭの機能のよりよい理解のために、ここ
で、１３６バイトの容量の場合ＺＲＭを構成するレジス
タを指示し、なからＺ、ＲＭの詳細な説明を第４図を参
照しながら行う。

各レジスタはラベルおよびそれの１６進アドレスによっ
て識別される。

ＺＲＭのレジスタは命令を実行するためのマイクロプロ
グラムによってパラメータおよびデータに対する記憶装
置として用いられ、或いはこれらのレジスタは周辺装置
を処理するマイクロプログラムによって用いられる。

これらのレジスタはマイクロプログラムの支配下だけに
あってプログラマ−はアクセスすることができない。

なぜならば、ＲＡＭの絶対アドレスの全ては基準レジス
タＲＢにｉ記憶されたＺＲＭのエンドアドレスから計算
されるからである。

第４図は最小のＺＲＭを示し、これはアドレスφφ８７
で終了し、従って１３６バイトを含む。

ＺＲＭのレジスタが用いられる方法は後により詳しく説
明される。

ここでＺＲＭのレジスタの機能を説明する。

レジスタＳ’ｒＡＣＫφφφφ：主マイクロプログラム
への再入のアドレスを記憶する。

最初の２つの文字（φ、１）はポインターにより用いら
れる。

レジスタＢｔＪＦＴＡＳφφ１２：キーボードからのデ
ィジタル文字入力に対する記憶フィールド。

レジスクＩＣＡＲφφ２４ニキーボードバンファ内の文
字の記憶アドレス。

レジスタＩＰＲＥＶφφ２２ニキーボードバンファの文
字の抽出アドレス。

レジスタＢＵＦＳＴＡφφ２６：印字されるべき文字の
ｆｆ１ｄ意フイールド。

印字されるべきフィールドの終りはエンドセパレータＦ
Ｆにより定められ、抽出インデックスはＰＦｔＥＬＳＴ
である。

レジスタＱＦＥＥＤφφ５９：フォーム・ページの殆ん
どの終了。

レジスタＩＦＥＥＤφφ４φ：フォーム・インデックス
。

レジスタＢＡＲＲＥφφ５Ｄ：そのバイトによりどのバ
ーが動作可能化されたかを指示する。

レジスタＣ０Ｍ０Ｄ（Ａｒ１）φφ４２：適応エリア・
レベル３ レジスタＣＣＩφφ４３：第１のオペランド・レジスタ
についての計算されたアドレス。

レジスタＣ０ＮＴφφ４５：カウンタ。

レジスタＣＣ２φφ４６：第２のオペランド・レジスタ
についての計算されたアドレス。

レジスタＣ４φφ４８：ＣＣ１およびＣＣ２の２つのア
ドレスの１方を含むことができる。

レジスタＢＹＴＥＩφφ４Ｂ：機械言語で実行されるべ
き命令のファンクション・コード。

レジスタＢＹＴＥ２φφ４Ｃ：実行されるべき命令のオ
ペランド。

レジスタＰＲＥＬＳＴ（入Ｐ２）φφ４Ｄ＝レベル２指
令エリア・印字バッファの文字の抽出アドレスを含む。

レジスタＳ Ｅ ＲＶφφ４Ｆ：サービス文字（赤、黒
等での印字）。

レジスタＮ Ｓ Ｐ ＲＯφφ５３：スプロケット行間
隔の数。

レジスクＬＵＮＤφφ５１：右への行間隔の数。

レジスタＬＵＮＳφφ５２：左への行間隔の数。

レジスタＴＡＢＮφφ５φ：新しい作表のアドレス。

レジスタＮ５ＣＨＥφφ５４：フオームの数。

レジスタＣＡＲＶφφ５５：古い文字。

レジスタＬＦＥＥＤφφ５８二紙送りの長さ。

レジスタＱＰ人Ｇφφ５７：ページの殆んどの終了。

レジスクＬＰ入Ｇφφ５６二ページの長さ。

レジスタＩＰＡＧφφ４１：ページ・インデックス。

レジスタＡＣＣ３φφ５Ａニレベル３アキュムレータを
保存する。

レジスクＤＥＭＩφφ５Ｂニスイツチング装置。

レジスクＤＥＶＩＰｇ３φ５Ｅニスイツチング装置。

レジスタＲＢφφ５Ｆ：利用可能な基準レジスタの初め
。

ｖｅｘりＰＯＩＮＴＩ）φφ６４： 各ポイ１）−８Ｐ
ＯＩＮＴ２）φφ６６ レジスタＩＮＤＩφφ６φニブログラムの初めのアドレ
ス。

レジスタＲＥＣＯφφ６８：条件レジスタ。

レジスタＰＬＣφφ６２ニブログラム・カウンタ。

レジスタＥＩＬＬφφ６Ｃ：充填文字。

レジスタＬＡＭＰＩφφ６Ｄ＝各ランプの状態。

レジスタＳＣφφ６Ｅ：サービス・カウンタ。

レジスタ５ＴＫＰＥｔＯφφ７９：主プログラム中への
再入アドレスを記憶する。

レジスタＲＥＧＲφφ７９：例えば除算の残りを記憶す
る。

レジスタｔＪＬＴ Ｒφφ７Ｆ：レジスタＥｔＡの最後
の位置。

ここで中実装置２のブロックダイヤグラムを第５図を参
照しながら説明する。

各構成要素により遂行される機能および他の構成要素と
の可能な接続を説明する。

これらの構成要素はデータ処理の分野で公知のものであ
るという理由で詳細な説明はしない。

中実装置２はアキュムレータレジスタ、プログラムカウ
ンタおよび主リンクを３重に設けることによって得られ
る３つの動作レベルを有する。

中実装置２の動作中、活動レベルにあるアキュムレータ
、プログラムカウンタおよびリングだけが動作可能ｆヒ
される。

残りのアキュムレータ、プログラムカウンタおよびリン
クは禁止されそしてそれぞれのレベルにおいて割込まれ
ているマイクロプログラムに関係するデータを含む。

１つの動作レベルからもう１つの動作レベルへの通過は
特定のマイクロ命令により制御され、そしてレジスタの
三重化のため、割込まれたマイクロプログラムのパラメ
ータの保存を行うことなしになされる。

中実装置２は下記のものを含む。

アキュムレータＡＣＣ： これは全ての論理および算術演算における記憶装置バッ
ファレジスタＭＢと関連し、そしてこれらの演算の結果
を記憶するレジスタでもある。

制御装置ＣＬＵ−３５からの命令はアキュムレータ人Ｃ
Ｃの内容をＯに戻すかまたは補数化するのを可能ならし
める。

その内容は右へでも左へでも循環的に等しくシフトする
ことができる。

人ＣＣは入出力レジスタとしても作用し、記憶装置と任
意の周辺装置との間の情報の転送はこのアキュムレータ
を通過する。

各動作レベルに対して１つずつ合計３つのアキュムレー
タが存在し、これらは人ＣＣｌ−２１゜λＣＣ２−２２
、ＡＣＣ３−２３で示される。

主リンクＬ： この１ビツトレジスタはアキュムレータの演算能力を拡
張するのに用いられる。

これは演算装置ＵＡとインターフェイスされ、そして１
つの演算操作に続く８番目のビットの後のけた上げビッ
トを記憶する。

主リンクＬ中へのＡＣＣのあふれ出しは操作を簡単化す
るためマイクロプログラムによる検証される。

このリンクはＯに戻されるかまたは補数化されそしてそ
の内容はＡＣＣの内容と同時に右へでも左へでも循環的
にシフトすることができる。

各レベルに対して１つずつ合計３つの主リンクが存在し
、これらはＬｌ−２４、Ｌ２−２５ 、Ｌ３−２６で示
される。

補助リンクＬＳ−２７： これは演算装置とインターフェイスされモしてＡＣＣと
記憶装置バッファＭＳ−２９との間で演算操作が行われ
たとき４番目のビットの後の有り得べきけた上げを記憶
する。

ただ１つの補助リンクが存在し、これは同じ主リンクで
遂行され得るのと同じ操作を実行することのできるよう
にすべく操作がなされるべきレベルの主リンクに転送さ
れなければならない。

プログラムカウンタＰＣ： これは実行されるべき次の命令のアドレスを記憶する１
６ビツト型レジスタであり、これは種々の命令が実行さ
れるべき順次を決定する。

ＰＣの内容は各マイクロ命令が抽出されるべきアドレス
を決定するため記憶装置アドレッシングレジスタＭＡ−
２８に転送される。

ＰＣのインクリメンティングはマイクロプログラムの次
々のエリアを定め、そして１つの命令が情報の検証のた
めまたは特定の条件に基き飛越されるようにする。

各レベルに対して１つずつ合計３つのマイクロプログラ
ムカウンタが存在し、これらはＰＣＩ−３０、ＰＣ２−
３１およびＰＣＢ−３２で示されている。

記憶装置アドレスレジスタＭＡ−２８： これはオペランドを記憶する記憶位置のアドレスを記憶
する１６ビツト型レジスタである。

このレジスタは記憶装置の全部を直接にアドレスするこ
とができる。

記憶装置バッファレジスタＭＢ−２９： これは一般的には記憶装置から読出されたバイトをオペ
ランドとして記憶装置８ビツト型レジスタである。

これは補助的演算レジスタであり、そしてこの理由のた
めこれは演算装置と直接にインターフェイスされる。

ただ１つのレジスタＭＢ−２９だけが存在する。

命令レジスタＩＲ−３３： これは、記憶装置から入れられかつ実行されるべく準備
された命令を記憶する８ビット型レジスタである。

ＩＦｔの内容は解読されて種々の機械サイクルを生じさ
せそして種々の機械サイクルに影響を及ぼす。

ただ１つの命令レジスタだけが存在する。

演算装置ＵＡ−３４： これは演算および論理装置であって、レジスタＭＢとア
キュムレータとの間での操作の全てを遂行する。

これらの操作の結果はアキュムレータに記憶され、有り
得べきけた上げは後述するリンクに記憶される。

このようにして、例えばＡＣＣの内容をシフトするため
にはＡＣＣを装置ＵＡへ転送しそして今は１位置だけシ
フトされているデータをアキュムレータに戻す必要があ
る。

装置ＵＡにより遂行される操作およびデータの内部的お
よび外部的交換は制御装置ＣＬＵにより制御される。

制御装置ＣＬＵ−３５： １つのマイクロ命令を実行するためには、ＣＬＵ−３５
およびレジスタＲ８−３６の制御の下に種種の機械サイ
クルが実行される。

制御装置ＣＬＵは、実際上、命令レジスタＩＲにときど
き記憶される命令に従って中実装置の演算段階を制御し
調整する論理装置である。

命令は記憶装置内のレジスタＰＣにより指示されるアド
レスにおいて読出される。

この命令のファンクション・コードはレジスタＩＲに転
送されそしてレジスタＰＣは１だけ増される。

命令のビット２が値１を有するときは、多数の機械サイ
クルが導入されてその命令において指定されたアドレス
に含まれたオペランドの実効アドレスが得られる。

Ｌの作用は間接アドレスと呼ばれ、なぜならオペランド
へのアクセスはオペランドの真のアドレスを含むＯペー
ジまたは現在のページの記憶位置のアドレッシングによ
り行われるからである。

タイマーＴＵ−３７： これは機械クロック信号を発生するタイマーにより構成
される。

各機械サイクルにおいてこれは特定の１操作にそれぞれ
関係している４つの信号を発生する。

状態レジスタＲ８−３６： このレジスタはレジスタＩＲ−３３から入れられ、そし
てマイクロ命令コードに基いてＣＬＵ−３５に対しその
特定のマイクロ命令に関係する状態のシーケンスを供給
する。

第６図は各マイクロ命令に対する状態のシーケンスを計
算するための制御装置ＣＬｔＪ−３５の動作を説明する
流れ図である。

更に具体的には、状態５ＡＯ１０はマイクロ命令の１番
目のバイトの記憶状態である。

状態５ＡＯ２０はマイクロ命令の２番目のバイトの記憶
状態である。

状態５ＳＯ１０はサブルーチンからの再入アドレスの記
憶状態である。

状態５ＩＯ１０は間接アドレスの記憶状態である。

状態５ＢＯ１０はマイクロ命令の実行状態である。

状態ＳＫＩ １０は進行中のものに続くマイクロ命令の
２つのバイトが飛越される状態である。

ここで個々のマイクロ命令の実行方法を説明するが、各
マイクロ命令は第６図に示された状態のシーケンスに従
って実行されるということおよび操作はその時点におい
て活動している状態およびマイクロ命令コードに基く制
御装置ＣＬＵ−３５による整時された一連の指命の発生
により行われるということが簡単に指摘される。

制御装置ＣＬＵ−３５が状態および実行されつつあるマ
イクロ命令に基いて指令を発生する方法はニューシャー
シー・イングルウッド・カリフォルニヤのプレンチス・
ホール・インコーホレーテッドにより発行されたサミア
およびハツソン著の書物「マイクロッ０ログラミング、
フ０リンシフ０ルズ・アンド・プラクチス」第１章およ
び第２章から容易に推論することができる。

会計機の初期設定二 ここで会計機の動作を第４，５，７ａ、７ｂおよび８図
を参照しながら説明する。

機械をオン状態に切換えたとき、オペレータはキー５０
（第５図）を作動してマイクロスイッチ５１を閉じる。

このマイクロスイッチ５１はフリップフロップ５２をセ
ットする。

これはレジスタＰＣＩ−３０（レベル１のマイクロプロ
グラムカウンタ）中にアドレスＪ ０ＩＩＯＩＩＩＯＩ
ＩＯＩＩ１００Ｊ（１６進法の６ＥＢＡ）を入れるよう
な方法で接続される。

このアドレスは初期設定マイクロプログラム５ＴＡＲＴ
Ｏ（表Ｅおよび第７ａおよび７ｂ図）の最初のアドレス
である。

このアドレスには、アドレス装置ＰＣＩ−３０を禁止し
かつレベル２のマイクロプログラムアドレス装置ＰＣ２
−３１を動作可能化するマイクロ命令が記憶されている
。

次いでレジスタＰＣＩ−３０はレベル１の制御プログラ
ムのアドレスに配置される（ブロック５５）。

同じ操作がレベル２に対して実行され（ブロック５６）
、その結果として機械はレベル３に通過する。

次いでアキュムレータＡＣＣ’３−２３およびリンクＬ
３−２６が零化されるブロック５７）。

次いでＺＲＭのセル（レジスタ）φφおよびφ１が零化
され（第４図およびブロック５８）そして１６進コード
「８８」がアキュムレータ人ＣＣ３−２３に入れられる
（ブロック５９）。

次いでリンクＬ３−２６が検査され（論理判定６０）、
そしてこれはレベルＯにあるという理由でＡＣＣ３−２
３に記憶された１６進コード「８８」は基準レジスタＲ
Ｂ−１００に転送される。

このようにして１３６バイトでありかつ正確に「φφ８
７」の終端アドレスを有するＺＲＭの最小限界が定めら
れる（ブロック６１）。

次いでこの場合にはφφに等しいところのセル「φ１」
の内容がＡＣＣ３−２３に転送され、次いで数「１φ」
がＡＣＣ３−２３の内容に加算され、利が再びＡＣＣ３
−２３に転送される（ブロック６２）。

この場合数「１φ」がＡＣＣ３−２３に記憶される。

この数は然る後ＺＲＭのセル「φ１」に転送される（ブ
ロック６３）。

次いでＡＣＣ３−２３の内容（この場合は１φ）は定数
「５φ」で検査される（論理判定６４）。

ＡＣＣ３−２３の内容は「５φ」と異なるので、ＺＲＭ
のセルφφおよびφ１を読出すことによって得られたア
ドレスにより番地指定されるセルの内容はＡＣＣ３−２
３に転送される。

これら２つのセルの内容は「１φφφ」であるので、２
番目の区分の最初のセルＣ２の内容が読出される（第２
図およびブロック６５）。

このセルには２番目の区分に記憶されたマイクロプログ
ラムを処理するのに必要とされるＺＲＭの２で除算され
た終端アドレスが記憶される。

２番目の区分のマイクロプログラムにより処理される操
作が機械の現在の形状に存在しないときは、２番目の区
分の最初のセルに記憶される情報はなく、云い換えれば
、このセルの内容は「ＦＦ」である（すなわち、８つの
ビットの全てが論理値１のレベルにある）。

ＲＯＭのセル内に情報が存在しないということはレベル
１にあるビットでもって常に指示される。

他方、マイクロプログラムの２番目の区分が存在すると
きは、セルＣ２には最大でも１０進法の１００に等しい
数が記憶される。

事実、ＺＲＭはせいぜい２００バイトの大きさを達成し
得るこということが知られた（第３図）。

８ビツト２進コードでの１０進数１００は「ｏｌｌｏｏ
ｌｏｏ」と書かれるのでセルＣ２のビット７はレベル０
にある。

セルＣ２の内容がアキュムレータに転送されてしまった
ので、２番目の区分が存在するか否かを確認するために
はＡＣＣ３−２３のビット７を検査すれば充分である（
論理判定６６）。

２番目の区分が存在しないときは（ビット７１）、ブロ
ック６２への復帰が行われ、そこから始まってブロック
６３，６４，６’５，６６が再び実行され、これにより
他の区分のセルＣ３，Ｃ４゜Ｃ５およびＣ６が検査され
る。

前述したサイクルは区分、例えば３番目の区分の存在が
検出されるまで繰返される。

他方、セルＣ６の読出し後に区分の存在が検出されなか
ったときは（論理判定６４）、機械は後述する操作の処
理に進み、ＺＲＭは１３６バイトの値に定められたまま
にされる。

３番目の区分が存在するときは（Ｃ３のビット７＝Ｏ）
、機械はブロック６７に進み、これによりＡＣＣ３−２
３の内容は２を乗算されそして基準レジスタＲＢ−１０
０の内容がこの積から減算される。

この減算の後に３つの可能性が起り得る。すなわち結果
が０より大きい場合、Ｏに等しい場合、０より小さい場
合である。

最初の場合マイクロ命＋ＳＵＢはリンクＬ３−２６をＯ
におき、２番目の場合はマイクロ命令はリンクＬ３−２
６を１におく。

この与えられた例では、３番目の区分のマイクロ命令は
１６８バイトのＺＲＭを必要とすると仮定され、従って
立場は減算の結果がＯよりも大きいというものである。

この場合、リンクＬ３−２６はレベル０にとどまる。

これらの操作の後に、セルＣ３の内容はアキュムレータ
内で再構成され（ブロック６８）そしてアドレスＰＯ８
ＲＢへの復帰が行われる（論理判定６０）。

リンクはまたレベル０にあるのでＺＲＭの新しい限界（
この与えられた例ではφφ・Ａ７）を表わすアキュムレ
ータＡＣＣ３−２３の内容は基準レジスタＲＢ−１００
に入れられる。

勿論、この値が前に記憶されたもの（８８）に対して置
換される。

次いで、丁度令達べた操作がセルＣ４（４番目の区分）
の読出しについて繰返される。

この区分に関するＺＲＭの限界がＲＢ−１００に前に記
憶された値Ａ７よりも大きいかまたはそれに等しいとき
は、この値は前のものに対して置換される。

他方それが前の値よりも小さいときはレベル１にあるリ
ンクＬ３−２６がブロック６７において出力として得ら
れ、従って論理判定６０に達したとき論理判定６０は実
行されない。

結果として、前に記憶された値はＲＢ−１００に記憶さ
れたままにとどまる。

今度丁度説明した操作はセルＣ６の読出しまで、すなわ
ち論理判定６４におけるＡＣＣ３−２３の内容が５φに
等しくなる時点まで繰返される。

前述したことから、ＲＯＭに記憶されたマイクロプログ
ラムの区分により必要とされる最大値にＺＲＭを比例さ
せるのが可能ならしめられる方法は明らかであろう。

ＺＲＭのこの限界値は基準レジスタＲＢ −１００内に
記憶され、オペランドの絶対アドレスを計算するための
全ての命令による参照がこの基準レジスタＲＢ−１００
に対してなされる。

このようにしてＺＲＭはユーザーのプログラムがアクセ
スすることができない。

ＺＲＭの限界を定めた後に、機械はブロック７０に進み
、そこでセルφｌが零化される。

次いで、セルφそのものであるセルφ内に記憶されたア
ドレスにより番地指定されるセルは零化され、そしてセ
ルφの内容はインクリメントされる（ブロック７１）。

このインクリメントされたアドレスは次いでＡＣＣ３−
２３に転送され（ブロック７２）そしてこのアドレスは
ＲＢ−１００に記憶されたものと比較される（論理判定
７３）。

このアドレスが基準レジスタ内のアドレスと一致しない
限り（論理判定７４）、対応するセルは零化される。

このようにして、基準レジスタＲＢ−１００を除きＺＲ
Ｍの全部が零化される。

事実、そのアドレスに対応してセルφの内容はインクリ
メントされ（ブロック７５）、その結果として基準レジ
スタＲＢ−１００はブロック７１に達する前に飛越され
る。

保存されたゾーンＺＲＭが完全に零化されたと、すなわ
ちＡＣＣ＝ＲＢのときは（論理判定７３）、機械はＲＯ
ＭアドレスＳＴＰＣＬＭに通過する。

このアドレスからキーボードバッファレジスタの最初の
アドレスから１を減算したものがバイトＩＰＲＥＶ−１
０１に転送され、そしてこのバッファのアドレスがパイ
）ＩＣＡＲに転送される（ブロック８０）。

レジスタＩＣＡｌよびＩＰＲＥＶはキーボードバッファ
に対する記入および抽出用インデックスとして用いられ
る。

この後、機械は会計機の現在の形状に存在する記憶装置
ＲＡＭを定めることに進む。

これを行うため、ＺＲＭのセルφφおよびφ１において
１６進アドレスφＩＦＦがコンパイルされる（ブロック
８１）。

このアドレスφＩＦＦはＲＡＭの５１２番目のセルＢＯ
５（ＲＡＭの最初の１／２Ｋ）のアドレスに対応する。

次いで、セルφφおよびφ１により番地指定される記憶
装置の内容、すなわちセルＢ１の内容がＡＣＣ３−２３
に記憶される。

これらの内容はセルＣ０Ｍ０Ｄ−１０４内に保存されて
いる（ブロック８２）。

次いで、セルφφおよびφ１に記憶されたアドレス（す
なわちφＩＦＦ）に２進法では０１０１０１０１と書か
れる１６進文字「５５」が書込まれる（ブロック８３）
。

次いで、やはりアドレスφＩＦＦを用いながらこのセル
Ｂ１の内容の読出しが行われ、そしてこれらの内容はＡ
ＣＣ３−２３に転送される（ブロック８４）。

ＲＡＭの２つの最初の５１２のバイトが存在しないとし
たらアドレスφＩＦＦ（セルＢＯ５は存在しない）にお
ける読出しはＦＦであり、云い換えればレベル１にある
８つのビットであるということを明らかにしなければな
らない。

他方、ＲＡＭが存在するときはこのセルの内容は「５５
」となろう。

従ってＡＣＣ３−２３の内容が「５５」に等しいか否か
検査がなされ（論理判定８５）、そうであるときにはこ
れはＲＡＭの最初の１／２にバイトが存在することを意
味し、さもない場合はそれが存在しないことを意味する
。

勿論、ＲＡＭの最初の１／２にバイトは常に存在し、な
ぜならば、この会計機は最小形状で１／２にバイトのＲ
ＡＭを与えるからである。

従って機械はブロック８６に進み、そこではバイ１−Ｃ
ＯＮＴ−１５の内容は１単位だけインクリメントされる
（増される）かまたはバイトＣＯＭＯＤ１０４内に前に
保存された内容がセルＢ１に戻される。

次いでセルφ１の内容が２だけインクリメントされ、従
ってこれは今はφ３である（ブロック８６）。

次いでブロック８２（ＲＯＭのアドレス５ＣＲＬＥＧ）
への復帰が行われ、そしてブ冶ツク８３，８４，８５，
８６に対し説明したのと同じ操作が繰返され、云い換え
れば、バイトＣ０Ｍ０Ｄ−１０４内にアドレスφ３ＦＦ
にあるセルＢ２（ＲＡＭの２番目の１／２にバイトの最
初のセル）の内容が保存され、１６進法の「５５」がこ
のセル内に書込まれ、セルＢ２の読出しが行われそして
内容が「５５」に等しいか否かについての検査が行われ
る。

この結果が得られるときは、これは２番目の１／２にバ
イトも存在することを意味し、このときにはＣ０ＮＴ−
１０５の内容はφ３ＦＦに戻される。

今丁度説明したサイクルは検査される最後の１／２にバ
イトの最後のセルに書込まれた文字がもはやそこで読出
される文字に等しくないようになったことが検出される
時点（論理判定８５）までセルＢ３．Ｂ４を読出しなが
ら繰返される。

これは検査される最後の１／２バイトが存在しないこと
を意味する。

これらの条件下で機械はアドレスＢＩＤＭＭＩに進む（
ブロック８７）。

この数に存在するＲＡＭの１／２にバイトの１つを加算
したものがレジスタＣ０ＮＴ−１０５に記憶されるとい
うことを注意すべきである。

例えば、ＲＡＭの２にバイトが存在するときはこの数は
５というような具合である。

今丁度述べた操作の後に、−レジスタＣ０ＮＴ−１０５
の内容から１を減らしたものがセルＤＥＭＩ−１０６に
記憶され、従ってこれは存在するＲＡＭの１７２にバイ
トの数を記憶する。

この数は有り得べき記憶装置のあふれ出しビットを信号
するためＲＡＭを用いる現在のプログラムの全ての命令
により検査される。

前述したことから、会計機の形状がいかなるものであれ
ＺＲＭおよび存在する記憶装置ＲＡＭの両方を自動的に
定めることがいか（こして行われ得るかは明らかである
。

ＺＲＭおよび存在するＲＡＭの両方を定めた後に、操作
はロードすべき目的のプログラムを保持している保持手
段の型を定めることに進む。

これを行うため、コンソール１３の押ボタンの位置が検
査される。

実際上、目的のプログラムは磁気カード装置１２、磁気
テープ読取器１７、或いは遠隔の計算機２０のいずれか
からＲＡＭ中にロードすることができる。

普通は、プログラムは磁気カードからここでは詳述しな
い手順によりロードされる。

ここで異なる型の保持手段の目的のプログラム或いはプ
ロセッサにより伝送線路を通して直接に入れられる目的
のプログラムをロードするのを可能ならしめる機構を明
らかにするのが望ましい。

これが特に有効であるのは記録を更新する目的で事務所
が閉じてん）る時間に計算機から入来するデータを磁気
テープ上に記録したいと希望するときである。

これを行うため、事務所を去る前にオペレータは第８図
においてラベルＴＩＰ２−１１０で示されている適当な
押ボタンを位置決めまたはセットする。

この押ボタンは会計機のワーキングプログラム（例えば
、線路から入来するデータを磁気テープにロードせしめ
るプログラム）が電信線路からＲＡＭ中にロードされな
ければならないことを指示するためのものである。

保持手段の型を定めるために、押ボクンＴＩＰ２１１０
は検査される（論理判定９１）。

これは２つのマイクロ命◆ｌ０Ｆ（一方は選択出力のも
のであり他方は状態入力のものである）により実行され
るルーチンＩＮＰＳＴＡにより行われ、これらのマイク
ロ命＋ＩＯＦは押ボタンの状態バイトをＡＣＣ３−２３
中にコードするようにする。

このバイトの個々のビットはコンソーノ図３の対応する
押ボタンとそれぞれ関係している。

この特定の場合においては、押ボタンＴＩＰ２がチャン
ネル１２４のビット７と関係している。

ここで第８図を参照しながら押ボタンの状態がＡＣＣ３
−２３中にロードされる方法を説明するが、これに関連
してはこの操作を遂行する制御装置３の部分だけについ
て説明する。

制御装置３はなかんずく解読器１２０を有し、この解読
器はマイクロ命令レジスタＩＲ−３３に直接に接続され
ていて入出力マイクロ命令ＩＯＦを確認する。

更に具体的には、これがコードｌ０１００１００ＯＪに
より特徴づけられる選択出力マイクロ命令を確認したと
きは、これはＡＣＣ３−２３の内容をチャンネル１２２
を通して制御装置３のマルチプレクサ１２１に転送する
のを可能ならしめる信号Ｏ８を発生する。

これらの内容はマルチプレクサ１２１により処理される
４つのチャンネルのうち１つを選択する。

他方、解読器１２０が状態入力マイクロ命令（コート丁
０１１００１００Ｊ ）を確認したときは、これは前に
選択されたチャンネル１２４に存在するバイトをアキュ
ムレータＡＣＣ３−２３に転送するのを可能ならしめる
信号ＩＳを発生する。

このようにして、押ボタンの状態はアキュムレータ中に
ロードされる。

ルーチンＩ ＮＰ Ｓ ＴＡは今丁度説明した回路を用
い、選択出力マイクロ命４＞ＩＯＦにより、これはコー
ドｒＥＪにより識別されるチャンネル、すなわち押ボタ
ン１３に接続されたチャンネル１２４を選択し、そして
状態入力マイクロ命令ＩＯＦによりこれはチャンネル１
２４に存在するバイトをアキュムレータ中にロードする
（ブロック８８）。

次いでこれはこのバイトをＺＲＭのコードＣ（Ｍ）Ｄ−
１０４内に保存する（論理判定８９）。

次いでＡＣＣ３−２３のビット７が検査される（論理判
定９１）。

このビットは前述したように押ボタンＴＩＰ２−１１０
の状態と関連している。

このビットがレベル１にあるときは型２のいわゆる初期
設定が実行され（ブロック９２）、さもないときは型１
の初期設定が実行される（ブロック９３）。

型１の初期設定は例えば目的のプログラムの磁気カード
上へのローディングに関係し、型２の初期設定は線路ロ
ーディングに関係するものとすることができる。

これら２つの型の初期設定に関係するマイクロプログラ
ムは詳細には説明しないが、遂行される機能について簡
単に述べる。

型１の初期設定および型２の初期設定の両方共プログラ
ムがロードされるべきＲＡＭのゾーンを定めかつ目的の
プログラムを抽出することの必要な周辺装置と関係した
制御装置を動作可能化する。

型１の初期設定の場合、制御装置３が動作可能化されて
磁気カード読取器１２からの命令を転送し、型２の初期
設定の場合線路制御装置が動作可能化される。

プログラムがＲＡＭの予め定めたゾーンにロードされた
とき、このゾーンの最初のセルのアドレスを命令レジス
タＩＲ中にロードすることによりこのプログラムの開始
に進む。

線路ローディングに加えて、会計機を初期設定しかつ単
に特定の保持手段とそれぞれ関連した所定のキーを操作
するだけにより異なる保持手段のプログラムをロードす
るのがいかにして可能であるかは明らかであろう。

実際上、キーＴＩＰ２の作動は第３の保持手段からのプ
ログラムのローディングと関連した第３のキーの検査を
可能ならしめる。

実際上、このキーが作動されたときは、機械は型３の初
期設定に移り、これはその第３のキーで作動された保持
手段からプログラムをロードする。

上述シタところから、本発明は機械の形状に従ってＺＲ
ＭおよびＲＡＭの長さを自動的に決定する装置に関係す
ることは明らかである。

ＺＲＭおよびＲＡＭならびにＲＯＭの区分により定めら
れるこの形状はオペレータが操作を開始するときは既に
機械に存在している。

問題は機械が自分自身の形状がいずれのものであるかを
知らないということであり、事実機械がオフ状態に切換
えられたときはレジスタＲＢ−１００（これはＺＲＭの
長さを規定する）およびレジスタＤＥＭＩ−１０６（こ
れはＲＡＭの長さを規定する）内に記憶された情報はＲ
ＡＭの性質により消去されてしまう。

結果として、機械がオペレータによりオン状態に切換え
られる毎にこれらのレジスタはＺＲＭおよびＲＡＭの長
さに関係する情報でコンパイルされなければならない。

これらの長さ情報は操作開始の瞬間に機械の形状によっ
て得られる。

ＲＯＭ区分の存在を決定するため機械はセルＣ２−Ｃ６
の内容がＦＦ（全ビットがレベル１にある）と異なるか
否かを制御する。

実際上、ＲＯＭ区分の出力に接続された電線の電気的接
続はＲＯＭ区分の不存在が値ＦＦを生じさせるような方
法でなされる。

ＲＡＭの長さを決定するため機械は文字「５５」をセル
Ｂｌ−Ｂ４内に順次に書込み、次いでこれらのセルの内
容を読出す。

読出された内容が「５５」のときは、それはＲＡＭ区分
が存在することを意味し、逆に、機械が「５５」と異な
る文字を読出したときはＲＡＭ区分は存在しない。

結論として機械は操作開始の瞬間に既に機械内につくり
出されているＲＯＭおよびＲＡＭ区分°の存在または不
存在を検査し、従ってレジスタＲＢ−１００およびＤＥ
ＭＩ−１０６内にそれぞれＺＲＭおよびＲＡＭの長さを
表わす２つの値を書込む。

本発明の実施の態様のいくつかを以下に挙げる。

（１）データおよび会計機の予め定めた動作を規定する
ようになった命令を記憶するための第１の記憶装置（Ｒ
ＡＭ−１）、命令を実行するマイクロプログラムを記憶
するための第２の記憶装置（ＲＯＭ−１）、マイクロプ
ログラムを実行する中実装置２、会計機の種々の形状を
規定するようにこの中実装置に接続され得る複数の周辺
装置１０−１８、命令によってはアクセス不可能でかつ
マイクロプログラムにより制御されながら中実装置によ
ってはアクセス可能で命令の実行に関係するデータを記
憶する前記第１の記憶装置の保存ゾーン（ＺＲＭ）を有
する可変形状会計機において、中実装置に接続された周
辺装置の数および型を識別する装置 （φφφ１ 、ＵＡ−３４？ＡＣＣ−２３、ＣＩ −Ｃ
６，６０，６７，６Ｂ、Ｌｌ）、および、このようにし
て識別された周辺装置の数ならびに型の関数として前記
保存ゾーンの容量を規定する装置（６１、ＣＬＵ−３５
，ＵＡ−３４゜ＲＢ−１００）を設けたことを特徴とす
る可変形状会計機。

（２）態様（１）の会計機において、周辺装置の数およ
び型は会計機の前記形状を規定し、前記保存ゾーン（Ｚ
ＲＭ）は第１の記憶装置に対応するアドレスと関係する
複数のレジスタ（第４図）からなり、各形状は周辺装置
を処理する対応マイクロプログラムと関係しており、前
記識別装置は第２の記憶装置内における周辺装置処理プ
ログラムの存在または確認する装置（φφφ１゜ＶＡ−
３４、ＡＣＣ−２３、Ｃｌ−Ｃ６，６０゜６７．６８．
Ｌｌ）を含み、前記容量規定装置はこの確認装置により
制御□□されて存在すると確認された周辺装置処理マイ
クロプログラムのいずれか１つにより必要とされる保存
ゾーンの最大の大きさに対応する保存ゾーンの終端のア
ドレスを第１の記憶装置の第１のレジスタ（ＲＢ−１０
０）内に記録する装置（６１、ＣＬＵ−３５、ＵＡ−３
４）を含むようにした可変形状゛会計機。

（３）態様（２）の会計機において、前記確認装置は第
２の記憶装置内に周辺装置処理マイクロプログラムの最
初のアドレスを順次に記憶する第１の記憶装置（ＲＡＭ
−１）の第２のレジスタ（セルφφおよびφ１）および
第２のレジスタ（φφ、φ１）に記憶されたアドレスに
より識別される第２の記憶装置（ＲＯＭ−１）のセル（
Ｃ１−Ｃ６’）に記憶された情報をクーキングレジスタ
（ＡＣＣ−２３）中に読込む装置（ＵＡ−３４）とを含
み、各セルに対しクーキングレジスタ（ＡＣＣ−２３）
の内容（ビット７）を検査する装置６６が設けられ、か
つ、この検査装置６６により条件づけられかつ前記セル
のいずれか１つ内の情報の存在に応答して前記記録装置
（６１，ＣＬＵ−３５，ＵＡ−３４）に対し指令を発し
前記第１のレジスタ（ＲＢ−１００）内に保存ゾーンの
より犬なる大きさを規定する保存ゾーンの記録された終
端アドレスが既に存在していなければ第１のレジスタ（
ＲＢ−１００）内に保存ゾーンの対応終端アドレスを記
録する装置（６０、６７、８８。

Ｌｌ）が設けられてなる可変形状会計機。

（４）態様（３）の会計機において、終端アドレスは第
２のレジスタ（、φφ、φ１）に記録されたアドレスに
より識別される第２の記憶装置（ＲＯＭ−１）のセル（
Ｃ１−Ｃ６）に記録されるようにした可変形状会計機。

（５）態様（４）の会計機において、前記検査装置６６
により制御されて第２のレジスタ （φφ、φ１）内に１つのセル内に情報が存在しないと
きは形状のもう１つのものと関連した周辺装置処理マイ
クロプログラムの最初のアドレスを記録する装置（６２
，６３，６４、ＶＡ−３４）を設けた可変形状会計機。

（６）態様（１）ないしく５）のいずれかによる会計機
において、第１の記憶装置（ＲＡＭ−１）は複数のモジ
ュール（１／２Ｋ）からなり、かつ第１の記憶装置に含
まれるモジュールの数を規定する装置（φφ、φφ１；
８３−８６ ；ＵＡ−３４゜Ｃ０Ｍ−１０５）を含む
ようにした可変形状会計機。

（７）態様（６）の会計機において、前記容量規定装置
は各モジュールの最後のセル（Ｂｌ−Ｂ４）をアドレス
する装置（φφ、グ１）を含み、これらの最後のセルに
予め定めたコード組合せ５６を記録する装置（８３、Ｕ
Ａ−３４）と、これら最後のセルから情報を読出す装置 （８４，ＵＡ−３４）と、この読出された情報を前記予
め定めたコード組合せと比較する装置（８５，ＵＡ−３
４）と、この比較装置（８５゜ＵＡ−３４）により制御
されてこの比較装置（８５，ＵＡ−３４）により行われ
た比較の結果が肯定のものでないときは第１の記１意装
置（ＲＡＭ−１）の第３のレジスタ（ＣＯＮＴ−１０５
）内に前記アドレス装置により番地指定されるモジュー
ル（１／２Ｋ）の数に関係する情報を記録する装置８６
とが設けられている可変形状会計機。

【図面の簡単な説明】

第１図は本発明を実施する会計機のブロックダイヤグラ
ム、第２図は記憶装置ＲＡＭ／ＲＯＭを示す図、第３図
は記憶装置ＲＡＭを示す図、第４図は保存ゾーンＺＲＭ
を示す図、第５図は中実装置のブロックダイヤグラム、
第６図はマイクロ命令の実行状態の流れ図、第７ａ図は
ＲＡＭの保存ゾーンの容量を計算するための初期設定装
置に関係する流れ図、第７ｂ図は記憶装置ＲＡＭの容量
の計算に対する流れ図、第８図は周辺装置に対する制御
装置のブロックダイヤグラムである。 １・・・記憶装置（ＲＡＭ−ＲＯＭ）、２・・・中央デ
ータ処理装置、３・・・データ交換制御装置、４・・・
標準制御装置、５・・・データ交換制御装置、６・・・
線路制御装置、１０・・・キーボード、１１・・・印字
機、１２・・・磁気カード読出し／書込み装置、１３・
・・コンソール１４・・・会計型式導入装置、１５・・
・周辺装置、１７・・・磁気テープ読出し／書込み装置
、１８・・・変復調装置、２０・・・遠隔計算機、ＣＬ
Ｕ−３５・・・制御装置、ＡＣＣＩ−２１・・・アキュ
ムレータ、ＬＳ−２７・・・補助リンク、ＰＣ・・・プ
ログラムカウンタ、ＭＡ−２８・・・記１意アドレスレ
ジスタ、ＭＢ−２９・・・記憶装置バッファレジスタ、
ＩＲ−２３・・・命令レジスタ、ＵＡ−３４・・・演算
装置、ＣＬＵ−３５・・・制御装置、３７・・・タイマ
ー、Ｒ８−３６・・・状態レジスタ。

Claims (1)

1. 【特許請求の範囲】 ＩＥＴ変の数と型の周辺装置に接続されて用いられる可
   変形状会計機であって、会計機及びそれに接続された周
   辺装置の動作を制御するための中実装置、前記中実装置
   及び周辺装置に対し実行されるべきデータと命令を記憶
   するための第１の読み書き記憶装置、及び前記中実装置
   により取り出され得る、前記命令を実行するためのマイ
   クロプログラムを永久記憶するための第２の記憶装置を
   備え、前記第２の記憶装置は少なくとも初期化マイクロ
   プログラムを記憶するための第１セクシヨンと個々にか
   つ選択的に前記中央ユニットに接続可能な複数のメモリ
   セクションであって夫々が特定の形状における会計機に
   接続された対応する周辺装置を動作する命令を実行する
   ためのマイクロプログラムを記憶する複数のメモリセク
   ションとを有し、前記第１の記憶装置はマイクロプログ
   ラムを実行するため中実装置のために保存された第１ゾ
   ーンとデータ及び命令を記憶するための第２ゾーンとを
   有し、さらに会計機を初期化するため前記初期化マイク
   ロプログラムを実行せ［７めるよう動作可能な手動装置
   を備えた可変形状会計機において、 前記初期化マイクロプログラムの予め定められたマイク
   ロ命令により制御されて、順次前記メモリ・セクション
   を識別するための識別装置と、前記識別装置により前記
   メモリ・セクションのひとつが識別されたことに応答し
   、前記第２の記憶装置の識別されたセクションに対応す
   る記憶場所の数を示す値を前記第１ゾーン内に記憶せし
   めるストアリング装置と、 前記ストアリング装置により制御されて前記の値に従っ
   て前記第１の記憶装置を規定する装置と、を設けること
   により接続された周辺装置の数と型に従う数の記憶場所
   が第１ゾーンとし、て割り当てられた形で前記第１の記
   憶装置が初期ｆヒされるようにしたこと特徴とする可変
   形状会計機。 ２一連の会計機又は類似のマシンであって各マシンが可
   変の数及び種類の周辺装置に接続されて可変形状の会計
   システムを構成するごとくなっている一連の会計機又は
   類似のマシンのひとつである会計機において、各システ
   ムは該システムの動作を制御するための中実装置と、前
   記中実装置を動作するためのデータと命令を記憶するた
   めの第１の読み書き記憶装置と、前記命令を実行するた
   めのマイクロプログラムを永久記憶するための第２の記
   憶装置であって少なくとも初期化マイクロプログラムを
   記憶するための第１セクシヨンを含む第２の記憶装置と
   、会計機を初期化するため前記初期ｆヒマイクロプログ
   ラムを実行せしめるよう動作可能な手動装置とを有する
   こと、前記中実装置、前記第１の記憶装置及び前記初期
   化マイクロプログラムは全てのシリーズのシステムに対
   し同一であること、前記第２の記憶装置はシステムの各
   形状に対し予め定められた複数のメモリ・セクションで
   あって各セクションが特定のシステムにおいて会計機に
   接続されかつ予め定められた周辺装置を動作する命令を
   実行するためのマイクロプログラムを記憶している複数
   のメモリ・セクションを有すること、前記中実装置は前
   記初期化マイクロプログラムの予め定められたマイクロ
   命令により制御され順次前記予め定められたメモリ・セ
   クションを識別する識別装置と、前記識別装置により識
   別されたメモリセクションに応答して前記第２の記憶装
   置の前記複数のセクションに対応する数の記憶場所を有
   しかつマイクロプログラムを実行するため中実装置用に
   保存されるゾーンを前記第１の記憶装置に規定する装置
   とを有すること、から成り、以って各システムにおいて
   接続された周辺装置の数と種類に従う数の記憶場所が保
   存されるゾーンとして割り当てられた形で前記第１の記
   憶装置が初期化されるようにしたことを特徴とする会計
   機。 ３ 可変の数と型の周辺装置に接続されて用いられる可
   変形状会計機であって、少なくともアキュームレーショ
   ン・レジスタを含みかつ会計機及びそれに接続された周
   辺装置の動作を制御するための中実装置、前記中実装置
   により制御され予め定められたアドレスを記録するのに
   用いられる基準レジスタ、前記中実装置に接続され中実
   装置を制御するために実行されるデータと命令を記憶す
   るための読み書き記憶装置、前記中実装置を前記読み書
   き記憶装置に接続するための接続線上り成るデータバス
   を備え、前記読み書き記憶装置は中実装置用に保存され
   たメモリ・ゾーンであって接続された周辺装置の数と型
   に従って可変でありかつ前記予め定められたアドレスに
   より定義される割当記憶場所の限界保存数を有するメモ
   リ・ゾーンを含むこと、さらにオペレータにより手動開
   始される初期化マイクロプログラムを少なくとも記憶す
   るための永久セクションと選択的に前記データバスに接
   続可能でかつ前記接続された周辺装置の数と型に従う複
   数の子め定められたメモリ・セクションを含む読出専用
   記憶装置を備え、前記予め定められた複数のメモリ・セ
   クションの各セクションは関連する周辺装置を制御する
   のに用いられるマイクロプログラムを記憶するようにな
   っている可変形状会計機において、 関連する周辺装置が実際に接続されていることを識別す
   る第１の識別コード又は関連する周辺装置が実際には接
   続されていないことを識別する、全てのビットが同じ論
   理レベルをもつ第２の識別コードを記憶するための、前
   記各セクションに設けられたメモリセルと、 前記初期化マイクロプログラムの予め定められたマイク
   ロ命令により制御され順次釜メモリ・セルをアドレスす
   るためのアドレス装置と、前記アドレス装置に応答して
   順次前記アキュームレーション・レジスタに前記第１の
   コード又は第２のコードを読み込む読出装置と、前記ア
   キュームレーション・レジスタに記憶された前記第１及
   び第２のコードに応答し、前記アキュームレーション・
   レジスタに前記第１のコードが記憶された形で存在する
   ごとに前記保存メモリ・ゾーンを定めるアドレスを前記
   基準レジスタに記録する装置と、を設けることにより、
   実際に会計機に接続されたメモリ・セクションに従って
   前記保存ゾーンの割当記憶場所の限界保存数が会計機の
   初期化中に増加されるようにし、たことを特徴とする可
   変形状会計機。