JPS60673Y2 - メモリ−アドレス指定装置 - Google Patents

Description

【考案の詳細な説明】 本考案は電子計算機、電子式卓上計算機（以下”Ｉ卓ヨ
と略す。

）等のメモリーアドレス指定装置の改良に関するもので
ある。

電卓等のメモリーを使用する演算（以下１メモリー演算
ヨと言う。

）を行なう場合、演算のたびにそのメモリーアドレスを
キー操作等により指定する方式があるが、この方式を一
般に直接アドレス指定方式と呼ぶ。

この方式に対してメモリー間接アドレス指定キー（以下
”ＩＮＤキーヨと略す。

）及びメモリー間接アドレス指定レジスタ（以下″ＩＮ
Ｄレジスタヨと略す。

）等のレジスタを設けて、上記ＩＮＤキーの操作に基づ
き、このレジスタにキー操作等により置数記憶されてい
るメモリーアドレス指定数値に対応するメモリーアドレ
スを指定する方式がある。

即ちメモリーキーの様なアドレス指定を必要とするキー
の操作後に、ＩＮＤキーを操作する事により、その時Ｉ
ＮＤレジスタに記憶されているメモリーアドレスが指定
される。

キー操作によらず、あらかじめ組まれたプログラムによ
りメモリー演算を行なう場合もあり、上記ＩＮＤキー操
作はＩＮＤ命令、キー操作はプログラム命令をも含むも
のとする。

以下同様とする。上記の方式を間接アドレス指定方式と
言い、例えば同一のメモリーに対して複数のメモリー演
算を行なう場合、あるいはメモリー数が多く、複数のメ
モリーを順次指定して、メモリー演算をする様な場合、
即ちメモリーアドレスの小さい方から大きい方へ、また
大きい方から小さい方へ順次メモリーとアキュムレータ
をアクセスする様な場合、等に直接アドレス指定方式に
比して非常に有効な方式である。

後者の様な場合に、間接アドレス指定によって順次メモ
リーを指定するために、ｒＮＤレジスタをその都度順次
カウントアツプしたりカウントダウンする方式として、
従来はＩＮＤレジスタのカウントアツプキー（プログラ
ムによる場合はカウントアツプ命令）又はカウントダウ
ンキーを設ける方式をとっていた。

しかしキー数が増す事は計算機等の機器にあっては好ま
しくなく、キー操作もやりにくくなる。

特に電卓等の様に小型化を要望されるものにおいては、
キーの数が増えるという事は特に好ましくない。

また別の方式として、ＩＮＤレジスタの内容をカウント
アツプ、あるいはカウントダウンする場合も、ＩＮＤレ
ジスタを１つのメモリーとして扱い、他のメモリーを用
いたメモリー演算と同様のキー操作を行なわせる方式が
ある。

即ちＩＮＤレジスタの内容をアキュムレータに転送させ
、その後にＩＮＤレジスタの内容に１加えるか、または
減じるかの操作をした後アキュムレータの内容をＩＮＤ
レジスタに転送させる方式があるが、この方式はキー操
作が増し、煩られしいとともに、プログラムを組む場合
には余分なプログラムステップが必要であり、プログラ
ムを組む場合Ｃ煩雑さをともなう等の欠点を有する。

本考案は上記の点に鑑みてなされたものであり、改良さ
れた間接アドレス指定方式を提供する。

即ちＩＮＤキーがアドレス指定を必要としないキーの次
に操作された時は、ＩＮＤレジスタの内容を所定数例え
ば１毎順次カウントアツプあるいはカウントダウンする
様に構成し、上述の如く複数のメモリーを順次指定して
メモリー演算を行なう様な場合に非常に有効な間接アド
レス指定方式を提供する。

以下実施例に基づいて詳細に説明する。

第１図は本考案の一実施例の説明に供する回路図である
。

図においてＭＯはＩＮＤレジスタであり、メモリーキー
等の様にアドレス指定を必要とするキー操作後にＩＮＤ
キーが操作された時は、ＩＮＤレジスタＭＯに記憶され
ているメモリーアドレスが指定される。

ＭＯ３は上記ＩＮＤレジスタの符号を記憶するフリップ
フロップであり、符号が正の時はＩＮＤレジスタのカウ
ントアツプ、符号が負の時はカウントダウンする様にな
っている。

またＦｌは操作されたキーがメモリーキー等の様にアド
レス指定を必要とするキーか否かによって、セットある
いはリセットされるフリップフロップである。

アドレス指定を必要とするキー操作後にＩＮＤキーが押
された場合は、フリップフロップＦ１のセット出力は１
である。

従ってＩＮＤキー操作にともなう信号とフリップフロッ
プＦ１のセット出力をその入力とするアンド回路Ａ１は
出力信号を発生し、該信号に基づき、ＩＮＤレジスタに
記憶されている数値内容で指定されるメモリーが選択さ
れる。

一方アドレス指定を必要とするキー操作をともなわずＩ
ＮＤキーが操作された場合はフリップフロップＦ１はリ
セット状態にある。

従ってそのセット出力は０であり、アンド回路Ａ２が開
成して、出力信号を発生する。

この出力信号により、加減算器ＦＡに、ＩＮＤレジスタ
ＭＯの内容及び数値１が導入される。

一方ＭＯ３の正負状態により、ＩＮＤキーが操作された
時フリップフロップＦ２はセットあるいはリセットされ
、フリップフロップＦ２のセット出力信号あるいはリセ
ット出力信号により、加減算器ＦＡに加算を行なうか、
減算を行なうかを指示し、カウントアツプあるいはカウ
ントダウンする。

該加減算器ＦＡにより得られた結果は再びＩＮＤレジス
タＭＯに転送される。

この様にＩＮＤキーの独立操作により、ＩＮＤレジスタ
の記憶内容を、フリップフロップＭＯ３の正負状態に従
って、カウントアツプあるいはカウントダウンてき、特
に複数のメモリーを順次指定し、メモリー演算を行なう
場合に非常に有効な方式を提供できる。

例えばメモリー１０から２０までをクリヤーする場合の
キー操作を第２図に示す。

なおあらかじめＩＮＤレジスタには１０を置数しておく
ものとする。

またＭＯ３は正状態に設定しておくものとする。

連句キー（メモリークリヤーキー）操作、匡追Σキー操
作でまずメモリー１０がクリヤーされる。

次に匠８キーを操作する事によりＩＮＤレジスタの記憶
内容は１カウントアツプされる。

従って次の＜キー操作、［］キー操作ではメモリー１１
がクリヤーされる。

以下同様の操作を繰り返す事によってメモリー２０まで
クリヤーできる。

本考案における回路構成は上記実施例に限られる事なく
種々の変形が可能である。

たとえば加減算器ＦＡへの１人力の制御を、フリップフ
ロップＦ２の出力信号により行なう様にしても良い。

更に選択されたメモリーを表示する何らかの表示手段を
設ける様にしても良い。

以上詳細に説明した様に本考案のメモリーアドレス指定
装置によれば、間接アドレス指定キーが、アドレス指定
を必要としないキーの次に操作された時には、間接アド
レス指定レジスタの内容を所定数毎カウントアツプある
いはカウントダウンする様に構成されており、間接アド
レス指定レジスタの内容を間接アドレス指定キーの操作
のみで変換でき、上述の如く複数のメモリーを順次選択
してメモリー演算を行なう場合等に非常に有効なメモリ
ーアドレス指定装置を提供できる。

【図面の簡単な説明】

第１図は本考案の一実施例における回路図、第２図は同
実施例におけるキー操作の説明に供する図である。 殴司：メモリークリャーキー、２ ：間接アドレス指定
キー、ＭＯ：間接アドレス指定レジスタ、Ｆ：フリップ
フロップ、ＦＡ：加減算器。

Claims (1)

1. 【実用新案登録請求の範囲】 メモリーキー等のアドレス指定を必要とするキーの操作
   の後、間接アドレス指定キーを操作する事により、間接
   アドレス指定レジスタの記憶内容に対応するアドレスを
   指定するメモリーアドレス指定装置において、 操作されたキーがアドレス指定を必要とするキーか否か
   を判定し、該判定内容を次のキー操作まで記憶する判定
   回路と、 上記間接アドレス指定レジスタの記憶内容を所定数毎カ
   ウントアツプ（あるいはカウントダウン）する演算回路
   と、 上記間接アドレス指定キー操作にともなうキー信号と上
   記判定回路の出力信号とに基づき、上記演算回路の動作
   を制御する回路とを設け、上記間接アドレス指定キーが
   、アドレス指定を必要としないキーの次に操作された時
   は、上記演算回路を動作させて、上記間接アドレス指定
   レジスタの記憶内容を所定数カウントアツプ（あるいは
   カウントダウン）する様に構成した事を特徴とするメモ
   リーアドレス指定装置。