JPH0426919Y2 - - Google Patents
Info
- Publication number
- JPH0426919Y2 JPH0426919Y2 JP1985019056U JP1905685U JPH0426919Y2 JP H0426919 Y2 JPH0426919 Y2 JP H0426919Y2 JP 1985019056 U JP1985019056 U JP 1985019056U JP 1905685 U JP1905685 U JP 1905685U JP H0426919 Y2 JPH0426919 Y2 JP H0426919Y2
- Authority
- JP
- Japan
- Prior art keywords
- register
- key
- data
- display
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 description 10
- 230000007595 memory recall Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Calculators And Similar Devices (AREA)
- Complex Calculations (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
この考案は、複素数計算が可能な小型電子式計
算機に関する。
算機に関する。
従来、複素数計算が可能な小型電子式計算機で
は、演算結果の実部データ、虚部データの何れか
一方を表示レジスタにセツトさせて表示部に表示
させると共に、後でその演算結果を利用するため
に上記実部データ、虚部データを一時記憶させて
おくレジスタを有するものがある。
は、演算結果の実部データ、虚部データの何れか
一方を表示レジスタにセツトさせて表示部に表示
させると共に、後でその演算結果を利用するため
に上記実部データ、虚部データを一時記憶させて
おくレジスタを有するものがある。
その場合、上記レジスタに一時記憶されるもの
は表示レジスタにセツトされている実部データま
たは虚部データの何れか一方であつた。
は表示レジスタにセツトされている実部データま
たは虚部データの何れか一方であつた。
そのためユーザーは、何番目のレジスタに実部
データをセツトしたか、また何番目のレジスタに
虚部データをセツトしたかをいちいち覚えておか
ないと、あとでレジスタから実部データまたは虚
部データを読出して利用するとき分からなくなる
問題があつた。
データをセツトしたか、また何番目のレジスタに
虚部データをセツトしたかをいちいち覚えておか
ないと、あとでレジスタから実部データまたは虚
部データを読出して利用するとき分からなくなる
問題があつた。
この考案は複素数計算を行つたときの演算結果
の一組の実部データ、虚部データが簡単なキー操
作でセツトにされて１組のレジスタに自動的に書
込まれ、また読出されて表示されるようにした小
型電子式計算機を提供することを目的とする。
の一組の実部データ、虚部データが簡単なキー操
作でセツトにされて１組のレジスタに自動的に書
込まれ、また読出されて表示されるようにした小
型電子式計算機を提供することを目的とする。
この考案の要点は、数値データを記憶する複数
のレジスタについて、実数モード時にはレジスタ
の１つがデータの書込読出しの対象となり、複素
数モード時には所定の関係にある２つのレジスタ
が夫々実数部と虚数部のデータの書込読出しの対
象となるように構成された小型電子式計算機であ
る。
のレジスタについて、実数モード時にはレジスタ
の１つがデータの書込読出しの対象となり、複素
数モード時には所定の関係にある２つのレジスタ
が夫々実数部と虚数部のデータの書込読出しの対
象となるように構成された小型電子式計算機であ
る。
以下、図面を参照して一実施例を説明する。第
１図において、小型電子式計算機のケース１の上
面には、キー入力部２、表示部３が設けられ、ま
たケース１内部には回路部品、電池等が設けられ
ている。
１図において、小型電子式計算機のケース１の上
面には、キー入力部２、表示部３が設けられ、ま
たケース１内部には回路部品、電池等が設けられ
ている。
キー入力部２の２Ａはテンキー、２Ｂはクリア
キー、２Ｃはオールクリアキー、２Ｄは四則演算
キー、２Ｅはサインチエンジキー、２Ｆはイコー
ルキー、２Ｇはメモリインキー、２Ｈはメモリリ
コールキー、２Ｉはパワースイツチ、２Ｊは実数
モード設定キー、２Ｋは複素数モード設定キー、
２Ｌは実部データ表示キー、２Ｍは虚部データ表
示キーである。而して上記メモリインキー２Ｇ、
メモリリコールキー２Ｈは夫々、後述する10本の
レジスタＲ０〜Ｒ９にデータを書込みまたは読出
すためのキーである。
キー、２Ｃはオールクリアキー、２Ｄは四則演算
キー、２Ｅはサインチエンジキー、２Ｆはイコー
ルキー、２Ｇはメモリインキー、２Ｈはメモリリ
コールキー、２Ｉはパワースイツチ、２Ｊは実数
モード設定キー、２Ｋは複素数モード設定キー、
２Ｌは実部データ表示キー、２Ｍは虚部データ表
示キーである。而して上記メモリインキー２Ｇ、
メモリリコールキー２Ｈは夫々、後述する10本の
レジスタＲ０〜Ｒ９にデータを書込みまたは読出
すためのキーである。
表示部３は数値データの表示のほか、実数モー
ドのとき文字「Real」、複素数モードのとき文字
「Complex」の表示を行う。
ドのとき文字「Real」、複素数モードのとき文字
「Complex」の表示を行う。
第２図は回路図である。キー入力部２の各キー
の出力は制御部４に入力する。この制御部４はこ
の計算機のすべての動作を制御する回路であり、
内蔵する制御プログラムにしたがつて演算部５、
RAM（ランダムアクセスメモリ）６、表示制御
部７に各種の制御データを与える。
の出力は制御部４に入力する。この制御部４はこ
の計算機のすべての動作を制御する回路であり、
内蔵する制御プログラムにしたがつて演算部５、
RAM（ランダムアクセスメモリ）６、表示制御
部７に各種の制御データを与える。
演算部５はRAM６からのデータにしたがつて
所定の演算を行い、その結果データをRAM６の
所定のレジスタに与えるほか、ジヤツジ演算の結
果データＪは制御部４に与え、制御部４から次の
制御データを出力させる。
所定の演算を行い、その結果データをRAM６の
所定のレジスタに与えるほか、ジヤツジ演算の結
果データＪは制御部４に与え、制御部４から次の
制御データを出力させる。
RAM６は表示データがセツトされる表示レジ
スタ６Ａ、キー入力部２からの置数データがセツ
トされる置数レジスタ６Ｂ、複素数演算が実行さ
れるときその演算結果の実部データがセツトされ
る実部レジスタ６Ｃ、虚部データがセツトされる
虚部レジスタ、メモリインキー２Ｇのオン時にフ
ラグ“１”がセツトされるMinフラグレジスタ６
Ｅ、メモリリコールキー２Ｈのオン時にフラグ
“１”をセツトされるMRフラグレジスタ６Ｆ、
実数モードのときフラグ“１”、複素数モードの
ときフラグ“０”を夫々セツトされるモードフラ
グレジスタ６Ｇ、データ退避用のレジスタＲ０〜
Ｒ９を有する。而してレジスタＲ０〜Ｒ９は実数
モードではこれらすべて実数データの記憶に用い
られるが、複素数モードではレジスタＲ０〜Ｒ４
が実部レジスタ６Ｃからの実部データ、レジスタ
Ｒ５〜Ｒ９が虚部レジスタ６Ｄからの虚部データ
の記憶に用いられるが、この複素数モードでは、
レジスタＲ０とＲ５、Ｒ１とＲ６、Ｒ２とＲ７、
Ｒ３とＲ８、Ｒ４とＲ９とが一組として対レジス
タとされる。
スタ６Ａ、キー入力部２からの置数データがセツ
トされる置数レジスタ６Ｂ、複素数演算が実行さ
れるときその演算結果の実部データがセツトされ
る実部レジスタ６Ｃ、虚部データがセツトされる
虚部レジスタ、メモリインキー２Ｇのオン時にフ
ラグ“１”がセツトされるMinフラグレジスタ６
Ｅ、メモリリコールキー２Ｈのオン時にフラグ
“１”をセツトされるMRフラグレジスタ６Ｆ、
実数モードのときフラグ“１”、複素数モードの
ときフラグ“０”を夫々セツトされるモードフラ
グレジスタ６Ｇ、データ退避用のレジスタＲ０〜
Ｒ９を有する。而してレジスタＲ０〜Ｒ９は実数
モードではこれらすべて実数データの記憶に用い
られるが、複素数モードではレジスタＲ０〜Ｒ４
が実部レジスタ６Ｃからの実部データ、レジスタ
Ｒ５〜Ｒ９が虚部レジスタ６Ｄからの虚部データ
の記憶に用いられるが、この複素数モードでは、
レジスタＲ０とＲ５、Ｒ１とＲ６、Ｒ２とＲ７、
Ｒ３とＲ８、Ｒ４とＲ９とが一組として対レジス
タとされる。
表示制御部７には表示レジスタ６Ａからの表示
データが入力し、それを表示部３に表示させる。
データが入力し、それを表示部３に表示させる。
次に第３図のフローチヤートを参照して動作を
説明する。
説明する。
キー入力部２のテンキー２Ａからの置数操作が
あつた場合、先ず、MRフラグが“１”か否かの
判断処理がMRフラグレジスタ６Ｆの内容を検出
することにより行われる（ステツプA1）。そして
“０”であつた場合には、それ以前に、メモリリ
コールキー２Ｈのオン操作がなかつたことになる
からステツプA2に進み、Minフラグが“１”か
ら否かがMinフラグレジスタ６Ｅの内容から判断
される。そして“０”であればそれ以前にメモリ
インキー２Ｇのオン操作がなかつたことになるか
らステツプA3に進み、置数処理が行われて置数
データが置数レジスタ６Ｂにセツトされ、またそ
れが表示レジスタ６Ａにも転送されて表示制御部
７を介し表示部３に送られ、表示され、今回の処
理は終る。
あつた場合、先ず、MRフラグが“１”か否かの
判断処理がMRフラグレジスタ６Ｆの内容を検出
することにより行われる（ステツプA1）。そして
“０”であつた場合には、それ以前に、メモリリ
コールキー２Ｈのオン操作がなかつたことになる
からステツプA2に進み、Minフラグが“１”か
ら否かがMinフラグレジスタ６Ｅの内容から判断
される。そして“０”であればそれ以前にメモリ
インキー２Ｇのオン操作がなかつたことになるか
らステツプA3に進み、置数処理が行われて置数
データが置数レジスタ６Ｂにセツトされ、またそ
れが表示レジスタ６Ａにも転送されて表示制御部
７を介し表示部３に送られ、表示され、今回の処
理は終る。
一方、ステツプA2にてMinフラグの“１”が
検出されるとステツプA4に進み、現在、実数モ
ードが設定されているか、或いは虚数モードが設
定されているかがモードフラグレジスタ６Ｇの内
容から判断される。そして“１”であると実数モ
ード設定中であるからステツプA5に進み、表示
レジスタ６Ａ内のデータが、例えばMin、２とい
う直前のキー操作によつてレジスタＲ２が指定さ
れていればそのレジスタＲ２に書込まれる。そし
てこの実数モードでは10本のレジスタＲ０〜Ｒ９
は何れも表示データの書込みが自由に行える。
検出されるとステツプA4に進み、現在、実数モ
ードが設定されているか、或いは虚数モードが設
定されているかがモードフラグレジスタ６Ｇの内
容から判断される。そして“１”であると実数モ
ード設定中であるからステツプA5に進み、表示
レジスタ６Ａ内のデータが、例えばMin、２とい
う直前のキー操作によつてレジスタＲ２が指定さ
れていればそのレジスタＲ２に書込まれる。そし
てこの実数モードでは10本のレジスタＲ０〜Ｒ９
は何れも表示データの書込みが自由に行える。
一方、ステツプA4にて複素数モード（“０”）
が検出されるとステツプA6に進み、上記キー操
作によつてレジスタＲ０〜Ｒ４が指定されたか否
かが判断され、そしてそうであれば、レジスタＲ
０の指定時にはそれに実部レジスタ６Ｃ内の、直
前に実行されていた複素数演算の結果データ中の
実部データが書込まれ、またこのレジスタＲ０と
セツトになつているレジスタＲ５に虚部レジスタ
６Ｄ内の虚部データが書込まれる。
が検出されるとステツプA6に進み、上記キー操
作によつてレジスタＲ０〜Ｒ４が指定されたか否
かが判断され、そしてそうであれば、レジスタＲ
０の指定時にはそれに実部レジスタ６Ｃ内の、直
前に実行されていた複素数演算の結果データ中の
実部データが書込まれ、またこのレジスタＲ０と
セツトになつているレジスタＲ５に虚部レジスタ
６Ｄ内の虚部データが書込まれる。
同様に、レジスタＲ１、Ｒ２、Ｒ３、Ｒ４が
夫々指定されていたときには、それらには何れも
実部データが書込まれ、そして夫々に対応してセ
ツトになつているレジスタＲ６、Ｒ７、Ｒ８、Ｒ
９には夫々、虚部データが書込まれる。
夫々指定されていたときには、それらには何れも
実部データが書込まれ、そして夫々に対応してセ
ツトになつているレジスタＲ６、Ｒ７、Ｒ８、Ｒ
９には夫々、虚部データが書込まれる。
他方、ステツプA6において、レジスタＲ５〜
Ｒ９の指定があつたときにはエラーとなり、エラ
ー表示がなされる。
Ｒ９の指定があつたときにはエラーとなり、エラ
ー表示がなされる。
更に、ステツプA1においてMRフラグが“１”
であつたときには、それ以前にメモリリコールキ
ー２Ｈのオン操作があつたことになるから、ステ
ツプA8に進み、実数モード設定中か、或いは複
素数モード設定中かが判断される。而して実数モ
ード設定中であればステツプA9に進み、例えば
MR、６のキー操作が直前になされていたときに
は、レジスタＲ６内のデータが表示レジスタ６Ａ
と実部レジスタ６Ｃに読出され、表示部３にて表
示される。そしてこの場合にはレジスタＲ０〜Ｒ
９の何れも任意に指定できる。
であつたときには、それ以前にメモリリコールキ
ー２Ｈのオン操作があつたことになるから、ステ
ツプA8に進み、実数モード設定中か、或いは複
素数モード設定中かが判断される。而して実数モ
ード設定中であればステツプA9に進み、例えば
MR、６のキー操作が直前になされていたときに
は、レジスタＲ６内のデータが表示レジスタ６Ａ
と実部レジスタ６Ｃに読出され、表示部３にて表
示される。そしてこの場合にはレジスタＲ０〜Ｒ
９の何れも任意に指定できる。
他方、ステツプA8において、複素数モードが
判断されるとステツプA10に進み、ステツプA6と
同一処理がなされてレジスタＲ０〜Ｒ４の指定時
にはステツプA11に進み、レジスタＲ０〜Ｒ４の
指定レジスタ内の実部データが読出されて実部レ
ジスタ６Ｃにセツトされ、また指定レジスタと対
を成すレジスタＲ５〜Ｒ９から虚部データが読出
されて虚部レジスタ６Ｄにセツトされ、またステ
ツプA12に進み、指定レジスタ内の実部データが
表示レジスタ６Ａにセツトされ、表示部３に表示
される。そしてこの後、虚部データもみたければ
虚部データ表示キー２Ｍをオンすればよい。
判断されるとステツプA10に進み、ステツプA6と
同一処理がなされてレジスタＲ０〜Ｒ４の指定時
にはステツプA11に進み、レジスタＲ０〜Ｒ４の
指定レジスタ内の実部データが読出されて実部レ
ジスタ６Ｃにセツトされ、また指定レジスタと対
を成すレジスタＲ５〜Ｒ９から虚部データが読出
されて虚部レジスタ６Ｄにセツトされ、またステ
ツプA12に進み、指定レジスタ内の実部データが
表示レジスタ６Ａにセツトされ、表示部３に表示
される。そしてこの後、虚部データもみたければ
虚部データ表示キー２Ｍをオンすればよい。
以上説明したように、この考案は、複素数計算
が可能な小型電子式計算機において、数値記憶レ
ジスタ群を実数モード、複素数モードによつてデ
ータ書込読出し指定を切換えるように構成したか
ら、複素数計算の演算結果の一組の実部データと
虚部データとが簡単なキー操作で１組の対をなす
レジスタに自動的に書込み、読出しが行え、それ
が表示されるので、非常に便利になる利点があ
る。
が可能な小型電子式計算機において、数値記憶レ
ジスタ群を実数モード、複素数モードによつてデ
ータ書込読出し指定を切換えるように構成したか
ら、複素数計算の演算結果の一組の実部データと
虚部データとが簡単なキー操作で１組の対をなす
レジスタに自動的に書込み、読出しが行え、それ
が表示されるので、非常に便利になる利点があ
る。
第１図はこの考案の一実施例による小型電子式
計算機の正面図、第２図は回路図、第３図はフロ
ーチヤートである。 ２……キー入力部、２Ａ……テンキー、２Ｄ…
…四則演算キー、２Ｇ……メモリインキー、２Ｈ
……メモリリコールキー、２Ｊ……実数モード設
定キー、２Ｋ……複素数モード設定キー、２Ｌ…
…実部データ表示キー、２Ｍ……虚部データ表示
キー、３……表示部、４……制御部、５……演算
部、６……RAM、６Ａ……表示レジスタ、６Ｂ
……置数レジスタ、６Ｃ……実部レジスタ、６Ｄ
……虚部レジスタ、６Ｅ……Minフラグレジス
タ、６Ｆ……MRフラグレジスタ、６Ｇ……モー
ドフラグレジスタ。
計算機の正面図、第２図は回路図、第３図はフロ
ーチヤートである。 ２……キー入力部、２Ａ……テンキー、２Ｄ…
…四則演算キー、２Ｇ……メモリインキー、２Ｈ
……メモリリコールキー、２Ｊ……実数モード設
定キー、２Ｋ……複素数モード設定キー、２Ｌ…
…実部データ表示キー、２Ｍ……虚部データ表示
キー、３……表示部、４……制御部、５……演算
部、６……RAM、６Ａ……表示レジスタ、６Ｂ
……置数レジスタ、６Ｃ……実部レジスタ、６Ｄ
……虚部レジスタ、６Ｅ……Minフラグレジス
タ、６Ｆ……MRフラグレジスタ、６Ｇ……モー
ドフラグレジスタ。
Claims (1)
- 【実用新案登録請求の範囲】 数値データを記憶するｍ（ｍ＝２×ｎ）個のレ
ジスタと、 表示データを記憶する表示レジスタと、 複素数の実部の数値データを記憶する実部レジ
スタと、 複素数の虚部の数値データを記憶する虚部レジ
スタと、 数値データの記憶を指示する書込キーと、記憶
された数値データの読出を指示する読出キーと、
置数キーを有するキー入力手段と、 実数モード又は複素数モードを設定するモード
設定手段と、 上記キー入力手段における書込キーと置数Ｐ
（Ｐ≦ｎ）の入力により、上記モード設定手段が
実数モードを設定している場合は上記表示レジス
タの表示データを上記レジスタのＰ番目に記憶さ
せ、上記モード設定手段が複素数モードを設定し
ている場合は上記実部レジスタの数値データと上
部虚部レジスタの数値データとを夫々上記レジス
タのＰ番目とＰ＋ｎ番目に記憶させる書込手段
と、 上記キー入力手段における読出キーと置数Ｐ
（Ｐ≦ｎ）の入力により、上記モード設定手段が
実数モードを設定している場合は上記レジスタの
Ｐ番目のデータを上記表示レジスタに与え、上記
モード設定手段が複素数モードを設定している場
合は上記レジスタのＰ番目とＰ＋ｎ番目のデータ
を夫々上記実部レジスタと虚部レジスタに与える
読出手段とを 具備したことを特徴とする小型電子式計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985019056U JPH0426919Y2 (ja) | 1985-02-15 | 1985-02-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985019056U JPH0426919Y2 (ja) | 1985-02-15 | 1985-02-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61138063U JPS61138063U (ja) | 1986-08-27 |
| JPH0426919Y2 true JPH0426919Y2 (ja) | 1992-06-29 |
Family
ID=30508273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985019056U Expired JPH0426919Y2 (ja) | 1985-02-15 | 1985-02-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0426919Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5383547A (en) * | 1976-12-28 | 1978-07-24 | Sharp Corp | Electronic desk calculator equipped with complex number calculating functio n |
-
1985
- 1985-02-15 JP JP1985019056U patent/JPH0426919Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5383547A (en) * | 1976-12-28 | 1978-07-24 | Sharp Corp | Electronic desk calculator equipped with complex number calculating functio n |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61138063U (ja) | 1986-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1275001A (en) | Programmable electronic calculator | |
| JPH0426919Y2 (ja) | ||
| JPH044282Y2 (ja) | ||
| JPH0326421B2 (ja) | ||
| JPS5882296A (ja) | ドツトマトリクス表示方式 | |
| JPH02266999A (ja) | 表示・入力機能付ｉ・ｃカード | |
| JPS57159329A (en) | Function key discriminating system | |
| JPS6117481Y2 (ja) | ||
| JPH086754A (ja) | データ表示装置 | |
| JPH0421151Y2 (ja) | ||
| JP2595045B2 (ja) | タッチパネル入力装置 | |
| JPS60135983A (ja) | 電子式学習機 | |
| JPH0124658Y2 (ja) | ||
| JPH0532863Y2 (ja) | ||
| JPS63175255U (ja) | ||
| JPS6366594A (ja) | 表示装置 | |
| JPS6337393A (ja) | デ−タ表示方式 | |
| JPS6356460U (ja) | ||
| JPS5871849U (ja) | 電子式卓上計算機 | |
| JPH057741B2 (ja) | ||
| JPS61112185A (ja) | デイスプレイ装置 | |
| JPS61256380A (ja) | グラフ表示制御装置及びグラフ表示制御方法 | |
| JPS61204269U (ja) | ||
| JPS61198279A (ja) | カ−ソル表示方式 | |
| JPS61230075A (ja) | 時間デ−タ記憶機能を備えた小型電子機器 |