JPS61221932A - ｎ進加算装置 - Google Patents
ｎ進加算装置Info
- Publication number
- JPS61221932A JPS61221932A JP6210585A JP6210585A JPS61221932A JP S61221932 A JPS61221932 A JP S61221932A JP 6210585 A JP6210585 A JP 6210585A JP 6210585 A JP6210585 A JP 6210585A JP S61221932 A JPS61221932 A JP S61221932A
- Authority
- JP
- Japan
- Prior art keywords
- adder
- word
- operand
- addition
- ary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
- G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
- G06F7/494—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/492—Indexing scheme relating to groups G06F7/492 - G06F7/496
- G06F2207/4924—Digit-parallel adding or subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、第１および第２オペランド間のｎ進加算を
所定桁数から成るワード単位で実行するｎ進加算装置に
関する。
所定桁数から成るワード単位で実行するｎ進加算装置に
関する。
［発明の技術的背景］
この種加算装置、例えば１０進加算装置は、一般に第２
図に示すように構成されている。同図において、１１は
第１オペランド格納用のレジスタ・ファイル（ＲＶ）、
１２は第２オペランド（並びに加算結果）格納用のレジ
スタ・ファイル（ＲＬＩ）である。レジスタ・ファイル
ｉｔ、 １２は４ワード構成となっている。この例では
１ワードは４バイト構成であり、１バイトで１０進１桁
が示される。
図に示すように構成されている。同図において、１１は
第１オペランド格納用のレジスタ・ファイル（ＲＶ）、
１２は第２オペランド（並びに加算結果）格納用のレジ
スタ・ファイル（ＲＬＩ）である。レジスタ・ファイル
ｉｔ、 １２は４ワード構成となっている。この例では
１ワードは４バイト構成であり、１バイトで１０進１桁
が示される。
１３はレジスタ・ファイル１１．１２から１ワ一ド単位
で順次取出されるワード間の１０進加算を行なう１０道
加算器、１４はキャリー・フラグである。
で順次取出されるワード間の１０進加算を行なう１０道
加算器、１４はキャリー・フラグである。
上記した加算装置では、キャリー・フラグ１４は加算開
始前に予めゼロ・クリアされる。またレジスタ・ファイ
ル１１．１２の全ワードもゼロ・クリアされる。そして
加算時において、まず第１オペランドがレジスタ・ファ
イル１１に、第２オペランドがレジスタ・ファイル１２
に、それぞれ第Ｏワードから順にワード単位で格納され
る。この際、第１および第２オペランドの最上位バイト
を含む最上位ワードの無効データ部分（即ちオペランド
の構成データを含まない部分）にはフィル・キャラクタ
としてゼロが格納される。例えば第１オペランドが６バ
イト、第２オペランドが７バイトであれば、レジスタ・
ファイル１１については第１ワードの上位２バイトの位
置に、レジスタ・ファイル１２については第１ワードの
上位１バイトの位置（符号ａで示されている）にそれぞ
れゼロが格納される。
始前に予めゼロ・クリアされる。またレジスタ・ファイ
ル１１．１２の全ワードもゼロ・クリアされる。そして
加算時において、まず第１オペランドがレジスタ・ファ
イル１１に、第２オペランドがレジスタ・ファイル１２
に、それぞれ第Ｏワードから順にワード単位で格納され
る。この際、第１および第２オペランドの最上位バイト
を含む最上位ワードの無効データ部分（即ちオペランド
の構成データを含まない部分）にはフィル・キャラクタ
としてゼロが格納される。例えば第１オペランドが６バ
イト、第２オペランドが７バイトであれば、レジスタ・
ファイル１１については第１ワードの上位２バイトの位
置に、レジスタ・ファイル１２については第１ワードの
上位１バイトの位置（符号ａで示されている）にそれぞ
れゼロが格納される。
レジスタ・ファイル１１．１２へのオペランド格納が終
了すると、レジスタ・ファイル１１．１２からまず第０
ワードが加算器１３に取出され、両データ間の加算が行
なわれる。加算器１３の加算結果はレジスタ・ファイル
１２の第０９−ドの位置に書込まれる。また加算器１３
のキャリー出力端子ＣＯからのキャリー出力はキャリー
・フラグ１４に記憶される。
了すると、レジスタ・ファイル１１．１２からまず第０
ワードが加算器１３に取出され、両データ間の加算が行
なわれる。加算器１３の加算結果はレジスタ・ファイル
１２の第０９−ドの位置に書込まれる。また加算器１３
のキャリー出力端子ＣＯからのキャリー出力はキャリー
・フラグ１４に記憶される。
このキャリー・フラグ１４の記憶内容は加算器１３のキ
ャリー入力端子ＣＩに供給され、次ワードの加算時のキ
ャリー入力に用いられる。第０９−ド闇の加算が終了す
ると次の第１ワードがレジスタ・ファイル１１．１２か
らそれぞれ取出され、加算器１３において加算が行なわ
れる。加算器１３の加算結果はレジスタ・ファイル１２
の第１ワードの位置に書込まれる。以上の動作により、
第１および第２オペランドの加算が終了する。
ャリー入力端子ＣＩに供給され、次ワードの加算時のキ
ャリー入力に用いられる。第０９−ド闇の加算が終了す
ると次の第１ワードがレジスタ・ファイル１１．１２か
らそれぞれ取出され、加算器１３において加算が行なわ
れる。加算器１３の加算結果はレジスタ・ファイル１２
の第１ワードの位置に書込まれる。以上の動作により、
第１および第２オペランドの加算が終了する。
このようにして加算演算が終了すると、次にその加算の
結果オーバー・フローが生じたか否かを調べる必要があ
る。この場合、第２図に示す従来の加算装置では、レジ
スタ・ファイル１２の第１ワードの符号ａで示されるバ
イト（桁）がゼロでないかどうかを調べることにより、
オーバー・フローの有無を判別することができる。
結果オーバー・フローが生じたか否かを調べる必要があ
る。この場合、第２図に示す従来の加算装置では、レジ
スタ・ファイル１２の第１ワードの符号ａで示されるバ
イト（桁）がゼロでないかどうかを調べることにより、
オーバー・フローの有無を判別することができる。
［背景技術の問題点］
上記したように従来の加算装置では、加算演算の結果オ
ーバー・フローが生じたか否かを調べるのに、加算結果
を格納しているレジスタ・ファイルを再度アクセスして
該当するバイト（桁）を調べなければならないため、処
理の複雑化および処理速度の低下を招く問題があった。
ーバー・フローが生じたか否かを調べるのに、加算結果
を格納しているレジスタ・ファイルを再度アクセスして
該当するバイト（桁）を調べなければならないため、処
理の複雑化および処理速度の低下を招く問題があった。
［発明の目的］
この発明は上記事情に鑑みてなされたものでその目的は
、オーバー・フローの有無をキャリー・フラグ（フリッ
プ７０ツブ）で示すことができ、もってオーバー・フロ
ーのチェックの簡略化が図れるｎ進加算装置を提供する
ことにある。
、オーバー・フローの有無をキャリー・フラグ（フリッ
プ７０ツブ）で示すことができ、もってオーバー・フロ
ーのチェックの簡略化が図れるｎ進加算装置を提供する
ことにある。
［発明の概！！］
この発明によれば、第１および第２オペランド闇のｎ進
加算を所定桁数から成るワード単位で実行するｎ進用算
器を備えたｎ進加算装置が提供される。
加算を所定桁数から成るワード単位で実行するｎ進用算
器を備えたｎ進加算装置が提供される。
上記ｎ進加算装置は、ｎ進用算器の加算演算対象となる
第１オペランド側ワード並びに第２オペランド側ワード
のうち予め定められたオペランド側のワードについては
その無効データ部分を桁単位で所定値ｎ−１に置換して
ｎ進用算器に供給する手段と、フリップ７０ツブとを有
している。このフリップ７０ツブは、ｎ進用算器−のキ
ャリー入力端子にキャリー入力を供給すると共にｎ進用
算器のキャリー出力端子からのキャリー出力を記憶する
キャリー・フラグとして用いられるもので、上記予め定
められたオペランド側のワードについてその無効データ
部分を桁単位で所定値ｎ−１に置換し、且つ第１および
第２オペランドのうちデータ長の長いオペランドに対応
するワード数分のｎ進加算を行なった際には、オーバー
・フ〇−の有無を示すことになる。
第１オペランド側ワード並びに第２オペランド側ワード
のうち予め定められたオペランド側のワードについては
その無効データ部分を桁単位で所定値ｎ−１に置換して
ｎ進用算器に供給する手段と、フリップ７０ツブとを有
している。このフリップ７０ツブは、ｎ進用算器−のキ
ャリー入力端子にキャリー入力を供給すると共にｎ進用
算器のキャリー出力端子からのキャリー出力を記憶する
キャリー・フラグとして用いられるもので、上記予め定
められたオペランド側のワードについてその無効データ
部分を桁単位で所定値ｎ−１に置換し、且つ第１および
第２オペランドのうちデータ長の長いオペランドに対応
するワード数分のｎ進加算を行なった際には、オーバー
・フ〇−の有無を示すことになる。
［発明の実施例］
第１図はこの発明の一実施例に係る１０道加算装置の構
成を示す。同図において、２１は第１オペランド格納用
のレジスタ・ファイル（ＲＶ）、２２は第２オペランド
（並びに加算結果）格納用のレジスタ・ファイル（ＲＵ
）である。レジスタ・ファイル２１．２２は４ワード構
成となっている。この例では１７−ドは４バイト構成で
あり、１バイトで１０進１桁が示される。レジスタ・フ
ァイル２２からの出力（１ワード）は、セレクタ２３に
供給される。セレクタ２３は、レジスタ・フ？′イル２
２からの出力のうちで第２オペランドの構成データを含
まない部分（即ち無効データ部分）をバイト（桁単位で
所定１ｉ１９に置換するように構成されている１セレク
タ２３の出力は１０進加算器２４の入力ボート已に供給
される。加算器２４の入力ポートＡにはレジスタ・ファ
イル２１からの出力（１ワード）が供給される。加算器
２４のキャリー出力端子ＧＯからのキャリー出力はフリ
ップフロップから成るキャリー・フラグ２５に供給され
、キャリー・フラグ２５からの出力はキャリー入力とし
て加算器２４のキャリー入力端子ＣＩに供給される。ま
た加算器２４の加算結果は、レジスタ・ファイル２２に
供給される次に第１図の構成の動作を、６バイト構成の
請１オペランドと７バイト構成の第２オペランドとの加
算を行ない、その結果をレジスタ・ファイル２２に書込
む場合を例にとって説明する。
成を示す。同図において、２１は第１オペランド格納用
のレジスタ・ファイル（ＲＶ）、２２は第２オペランド
（並びに加算結果）格納用のレジスタ・ファイル（ＲＵ
）である。レジスタ・ファイル２１．２２は４ワード構
成となっている。この例では１７−ドは４バイト構成で
あり、１バイトで１０進１桁が示される。レジスタ・フ
ァイル２２からの出力（１ワード）は、セレクタ２３に
供給される。セレクタ２３は、レジスタ・フ？′イル２
２からの出力のうちで第２オペランドの構成データを含
まない部分（即ち無効データ部分）をバイト（桁単位で
所定１ｉ１９に置換するように構成されている１セレク
タ２３の出力は１０進加算器２４の入力ボート已に供給
される。加算器２４の入力ポートＡにはレジスタ・ファ
イル２１からの出力（１ワード）が供給される。加算器
２４のキャリー出力端子ＧＯからのキャリー出力はフリ
ップフロップから成るキャリー・フラグ２５に供給され
、キャリー・フラグ２５からの出力はキャリー入力とし
て加算器２４のキャリー入力端子ＣＩに供給される。ま
た加算器２４の加算結果は、レジスタ・ファイル２２に
供給される次に第１図の構成の動作を、６バイト構成の
請１オペランドと７バイト構成の第２オペランドとの加
算を行ない、その結果をレジスタ・ファイル２２に書込
む場合を例にとって説明する。
まず、図示せぬ制御部の制御により、１１オペランドが
主メモリ（図示せず）から読出され、レジスタ・ファイ
ル２１の第Ｏワードから順にワード単位で格納される。
主メモリ（図示せず）から読出され、レジスタ・ファイ
ル２１の第Ｏワードから順にワード単位で格納される。
このとき、第１オペランドの最上位バイトを含む最上位
ワードの無効データ部） 分（この例では第１ワードの
上位２バイト）には１ フィル・キャラクタとしてゼロ
が格納される。次に第２オペランドが主メモリから請出
され、レジスタ・ファイル２２の第Ｏワードから順にワ
ード単位で格納される。このときも第１オペランドの場
合と同様に、第２オペランドの最上位バイトを含む最上
位ワードの無効データ部分（この例では第１ワードの上
位１バイト）にはフィル・キャラクタとしてゼロが格納
される。
ワードの無効データ部） 分（この例では第１ワードの
上位２バイト）には１ フィル・キャラクタとしてゼロ
が格納される。次に第２オペランドが主メモリから請出
され、レジスタ・ファイル２２の第Ｏワードから順にワ
ード単位で格納される。このときも第１オペランドの場
合と同様に、第２オペランドの最上位バイトを含む最上
位ワードの無効データ部分（この例では第１ワードの上
位１バイト）にはフィル・キャラクタとしてゼロが格納
される。
なお、レジスタ・ファイル２１の全ワードは、上７記の
第１オペランド格納前に予めゼロ・クリアされている。
第１オペランド格納前に予めゼロ・クリアされている。
これは、第１オペランドのデータ長が第２オペランドの
それよりも短く、且つ両オペランドの最上位バイトが同
じワード位置に無い場合、第１オペランドより上位のワ
ードをゼロ゛としておくことにより、第２オペランドに
対応するワード数分だけ加算できることを保証するため
である。
それよりも短く、且つ両オペランドの最上位バイトが同
じワード位置に無い場合、第１オペランドより上位のワ
ードをゼロ゛としておくことにより、第２オペランドに
対応するワード数分だけ加算できることを保証するため
である。
また、キャリー・フラグ２５についても加算前にゼロ・
クリアされる。これは、Ｗｉｌおよび第２オペランドの
最下位ワード（第Ｏワード）の加算時の加算器２４（の
キャリー入力端子ＣＩ）へのキャリー入力をゼロにする
ためである。
クリアされる。これは、Ｗｉｌおよび第２オペランドの
最下位ワード（第Ｏワード）の加算時の加算器２４（の
キャリー入力端子ＣＩ）へのキャリー入力をゼロにする
ためである。
以上の準備が終了すると、レジスタ・ファイル２１、２
２内の最下位ワードである第Ｏワードのデータが図示せ
ぬｌｌｌＪＷＩＪ部の制御により取出される。レジスタ
・ファイル２１からの第Ｏワードのデータは加算器２４
の入力ポートＡに供給され、レジスタ・ファイル２２か
らの第Ｏワードのデータはセレクタ２３に供給される。
２内の最下位ワードである第Ｏワードのデータが図示せ
ぬｌｌｌＪＷＩＪ部の制御により取出される。レジスタ
・ファイル２１からの第Ｏワードのデータは加算器２４
の入力ポートＡに供給され、レジスタ・ファイル２２か
らの第Ｏワードのデータはセレクタ２３に供給される。
セレクタ２３は、レジスタ令ファイル２２から供給され
るワードデータそのもの、同ワードデータの上位１バイ
ト（桁）が所定１９に置換されたワード、同じく上位２
バイトがそれぞれ所定値９に置換されたワード、上位３
バイトがそれぞれ９に置換されたワードのいずれか１つ
を、レジスタ・ファイル２２から供給されるワードデー
タのうちで第２オペランドの構成データを含まない部分
のバイト（桁）数（即ち無効データバイト数）に応じて
選択する。この無効データバイト数は、第２オペランド
の未加算バイト数により算出されるもので、未加算バイ
ト数が４バイト以上であれば０．３バイトであれば１．
２バイトであれば２．１バイトであれば３である。レジ
スタ・ファイル２２から第Ｏワードのデータが供給され
たこの例では、第２オペランドの未加算バイト数は７バ
イトであり４バイト以上あるので、無効データバイト数
はＯである。この場合セレクタ２３は、レジスターファ
イル２２からの第０７−ドのデータをそのまま加算器２
４の入力ポートＢに供給する。
るワードデータそのもの、同ワードデータの上位１バイ
ト（桁）が所定１９に置換されたワード、同じく上位２
バイトがそれぞれ所定値９に置換されたワード、上位３
バイトがそれぞれ９に置換されたワードのいずれか１つ
を、レジスタ・ファイル２２から供給されるワードデー
タのうちで第２オペランドの構成データを含まない部分
のバイト（桁）数（即ち無効データバイト数）に応じて
選択する。この無効データバイト数は、第２オペランド
の未加算バイト数により算出されるもので、未加算バイ
ト数が４バイト以上であれば０．３バイトであれば１．
２バイトであれば２．１バイトであれば３である。レジ
スタ・ファイル２２から第Ｏワードのデータが供給され
たこの例では、第２オペランドの未加算バイト数は７バ
イトであり４バイト以上あるので、無効データバイト数
はＯである。この場合セレクタ２３は、レジスターファ
イル２２からの第０７−ドのデータをそのまま加算器２
４の入力ポートＢに供給する。
加算器２４は、入力ポートＡに供給されるレジスタ・フ
ァイル２１からの第０ワードのデータと、セレクタ２３
から供給される（レジスターファイル２１からの）第Ｏ
ワードのデータとの加算を行なう。
ァイル２１からの第０ワードのデータと、セレクタ２３
から供給される（レジスターファイル２１からの）第Ｏ
ワードのデータとの加算を行なう。
加算器２４の加算結果は、レジスタ・ファイル２２に供
給され、その第０９−ドの位置に書込まれる。
給され、その第０９−ドの位置に書込まれる。
また加算器２４のキャリー出力端子ＣＯがらのキャリー
出力は加算１２４に記憶される。
出力は加算１２４に記憶される。
次に、レジスタ・ファイル２１，２．２内の第１９−ド
のデータが取出され、レジスタ・ファイル２１からの第
１ワードのデータは加算器２４の入力ポートＡに、レジ
スタ・ファイル２２からの第１ワードのデータはセレク
タ２３に供給される。セレクタ２３は、第２オペランド
の未加算バイト数が３バイトであり、したがって無効デ
ータバイト数が１バイトであることから、レジスタ・フ
ァイル２２からの第１ワードのデータの上位１バイトを
９に置換して加算器２４の入力ポートＢに供給する。加
算器２４のキャリー入力端子ＣＩには、キャリー・フラ
グ２５の出力、即ち前回の加算時のキャリー出力がキャ
リー入力として供給される。
のデータが取出され、レジスタ・ファイル２１からの第
１ワードのデータは加算器２４の入力ポートＡに、レジ
スタ・ファイル２２からの第１ワードのデータはセレク
タ２３に供給される。セレクタ２３は、第２オペランド
の未加算バイト数が３バイトであり、したがって無効デ
ータバイト数が１バイトであることから、レジスタ・フ
ァイル２２からの第１ワードのデータの上位１バイトを
９に置換して加算器２４の入力ポートＢに供給する。加
算器２４のキャリー入力端子ＣＩには、キャリー・フラ
グ２５の出力、即ち前回の加算時のキャリー出力がキャ
リー入力として供給される。
加算器２４では、入力ポートＡ、Ｂに供給されたワード
データ間の加算を、前回の加算時のキャリー出力内容を
キャリー入力にして実行する。この場合、もし第１およ
び第２オペランドの加算でオーバー・フローが生じるも
のであれば、加算器２４の入力ポートＢに供給される第
２オペランド側の第１ワードがその上位１バイト（無効
データバイト）を９に置換したものであることから、キ
ャリー出力端子ＣＯからはキャリーが出力される。加算
器２４の加算結果は、レジスタ・ファイル２２に供給さ
れ、その第１ワードの位置に書込まれる。また加算器２
４のキャリー出力端子ｃｏからのキャリー出力はキャリ
ー・フラグ２５に記憶される。上記の説明から明らかな
ように、加算終了時のキャリー・フラグ２５の内容は加
算の結果オーバー・フローが生じたか否かを示す。した
がって、第１および第２オペレーション間の加算の結果
オーバー・フローが生じたか否かを調べるために、従来
のように加算結果が格納されているレジスタ・ファイル
２２の第１ワードの最上位バイトがゼロでないかどうか
を調べるといった煩雑な処理が不要となる。
データ間の加算を、前回の加算時のキャリー出力内容を
キャリー入力にして実行する。この場合、もし第１およ
び第２オペランドの加算でオーバー・フローが生じるも
のであれば、加算器２４の入力ポートＢに供給される第
２オペランド側の第１ワードがその上位１バイト（無効
データバイト）を９に置換したものであることから、キ
ャリー出力端子ＣＯからはキャリーが出力される。加算
器２４の加算結果は、レジスタ・ファイル２２に供給さ
れ、その第１ワードの位置に書込まれる。また加算器２
４のキャリー出力端子ｃｏからのキャリー出力はキャリ
ー・フラグ２５に記憶される。上記の説明から明らかな
ように、加算終了時のキャリー・フラグ２５の内容は加
算の結果オーバー・フローが生じたか否かを示す。した
がって、第１および第２オペレーション間の加算の結果
オーバー・フローが生じたか否かを調べるために、従来
のように加算結果が格納されているレジスタ・ファイル
２２の第１ワードの最上位バイトがゼロでないかどうか
を調べるといった煩雑な処理が不要となる。
上記したように、この実施例による１０進加算装置は、
第２オペランドを格納するレジスタ・ファイル２２の出
力側と加算器２４の入力ポートＢとの間にセレクタ２３
を設け、レジスタ・ファイル２２からワード単位で取出
される加算対象データのうち（第２オペランドよりも上
位の）無効データ部分をバイト（桁）単位で所定値９に
置換して、第１および第２オペランドのうちのデータ長
の長い方のオペランドに対応するワード数分だけ加算を
実行することにより、オーバー・フロー情報をキャリー
・フラグ２５に取出すようにしたものである。
第２オペランドを格納するレジスタ・ファイル２２の出
力側と加算器２４の入力ポートＢとの間にセレクタ２３
を設け、レジスタ・ファイル２２からワード単位で取出
される加算対象データのうち（第２オペランドよりも上
位の）無効データ部分をバイト（桁）単位で所定値９に
置換して、第１および第２オペランドのうちのデータ長
の長い方のオペランドに対応するワード数分だけ加算を
実行することにより、オーバー・フロー情報をキャリー
・フラグ２５に取出すようにしたものである。
したがって、第１オペランドのデータ長が第２オペラン
ドのそれよりも長く、且つ両オペランドの最上位バイト
が同じワード位置に無い場合、第２オペランドより上位
のバイトから、第１オペランドの最上位バイトを含む最
上位ワードに対応するワード位置の全バイトまで予めバ
イト単位で９に置換しておく必要がある。もし、セレク
タ２３にレジスタ・ファイル２２からのワードデータの
各バイトを全て９に置換して出力する機能を持たせるな
らば、上記のように予め９に置換しておく必要は無い。
ドのそれよりも長く、且つ両オペランドの最上位バイト
が同じワード位置に無い場合、第２オペランドより上位
のバイトから、第１オペランドの最上位バイトを含む最
上位ワードに対応するワード位置の全バイトまで予めバ
イト単位で９に置換しておく必要がある。もし、セレク
タ２３にレジスタ・ファイル２２からのワードデータの
各バイトを全て９に置換して出力する機能を持たせるな
らば、上記のように予め９に置換しておく必要は無い。
なお、前記実施例では、レジスタ・ファイル２２の出力
側と加算器２４の入力ポート８との間にセレクタ２゛３
を設けた場合について説明したが、レジスタ・ファイル
２１の出力側と加算器２４の入力ポートＡとの間に設け
てもよく、またレジスタ・ファイル２１またはレジスタ
・ファイル２２の入力側に設け、オペランド格納時にオ
ペランドよりも上位のバイト（桁）を予め９に置換する
ようにしてもよい。
側と加算器２４の入力ポート８との間にセレクタ２゛３
を設けた場合について説明したが、レジスタ・ファイル
２１の出力側と加算器２４の入力ポートＡとの間に設け
てもよく、またレジスタ・ファイル２１またはレジスタ
・ファイル２２の入力側に設け、オペランド格納時にオ
ペランドよりも上位のバイト（桁）を予め９に置換する
ようにしてもよい。
また、前記実施例では、この発明を１０進加算装置に実
施した場合について説明したが、この発明はｎ進加算装
置全般に応用できる。但、し、ｎ進加算装置の場合、置
換に用いられる所定値をｎ−１にする必要がある。した
がって２進加算装置であれば、１が適用される。
施した場合について説明したが、この発明はｎ進加算装
置全般に応用できる。但、し、ｎ進加算装置の場合、置
換に用いられる所定値をｎ−１にする必要がある。した
がって２進加算装置であれば、１が適用される。
［発明の効果］
以上詳述したようにこの発明によれば、オーバー・フロ
ーの有無を、加算装置が本来有しているキャリー・フラ
グ（フリップフロップ）で示すことができるので、オー
バー・フローのチェックの簡略化が図れ、高速処理が可
能となる。
ーの有無を、加算装置が本来有しているキャリー・フラ
グ（フリップフロップ）で示すことができるので、オー
バー・フローのチェックの簡略化が図れ、高速処理が可
能となる。
【図面の簡単な説明】
第１図はこの発明の一実施例に係る１０進加算装置のブ
ロック構成図、第２図は従来例を示す図である。 ２１、２２・・・レジスタ・ファイル、２３・・・セレ
クタ、２４・・・１０進加算器、２５・・・キャリー・
フラグ（フリップ７０ツブ）。 出願人代理人 弁理士 鈴 江 武 彦第１図
ロック構成図、第２図は従来例を示す図である。 ２１、２２・・・レジスタ・ファイル、２３・・・セレ
クタ、２４・・・１０進加算器、２５・・・キャリー・
フラグ（フリップ７０ツブ）。 出願人代理人 弁理士 鈴 江 武 彦第１図
Claims (1)
- 第１および第２オペランド間のｎ進加算を所定桁数から
成るワード単位で実行するｎ進加算器を備えたｎ進加算
装置において、上記ｎ進加算器の加算演算対象となる上
記第１オペランド側ワード並びに第２オペランド側ワー
ドのうち予め定められたオペランド側のワードについて
はその無効データ部分を桁単位で所定値ｎ−１に置換し
て上記ｎ進加算器に供給する手段と、上記ｎ進加算器の
キャリー入力端子にキャリー入力を供給すると共に、上
記ｎ進加算器のキャリー出力端子からのキャリー出力を
記憶するフリップフロップとを具備し、上記第１および
第２オペランドのうちデータ長の長いオペランドに対応
するワード数分のｎ進加算を行なうようにしたことを特
徴とするｎ進加算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6210585A JPS61221932A (ja) | 1985-03-28 | 1985-03-28 | ｎ進加算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6210585A JPS61221932A (ja) | 1985-03-28 | 1985-03-28 | ｎ進加算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61221932A true JPS61221932A (ja) | 1986-10-02 |
Family
ID=13190435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6210585A Pending JPS61221932A (ja) | 1985-03-28 | 1985-03-28 | ｎ進加算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61221932A (ja) |
-
1985
- 1985-03-28 JP JP6210585A patent/JPS61221932A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4272828A (en) | Arithmetic logic apparatus for a data processing system | |
| JPS6240740B2 (ja) | ||
| EP0718980A1 (en) | Data compression method of individual sequences of strings of a data stream based on a dictionary and device for performing the same | |
| JPH0414385B2 (ja) | ||
| JPH0145649B2 (ja) | ||
| EP0173040A2 (en) | Vector processing system | |
| US4611278A (en) | Wraparound buffer for repetitive decimal numeric operations | |
| EP1019829B1 (en) | Method and apparatus for transferring data between a register stack and a memory resource | |
| US5265204A (en) | Method and apparatus for bit operational process | |
| JPH034936B2 (ja) | ||
| JPH027097B2 (ja) | ||
| US4364025A (en) | Format switch | |
| JPS61221932A (ja) | ｎ進加算装置 | |
| US4956805A (en) | Circuitry for character translate functions | |
| JPH1091593A (ja) | マイクロプロセッサと付加的計算ユニットとを含むデータ処理装置 | |
| JPH0895850A (ja) | マイクロプロセッサ | |
| JPS5856040A (ja) | デ−タ処理装置 | |
| JPS5844551A (ja) | デ−タ書込み制御方式 | |
| JP2639212B2 (ja) | 積和演算器 | |
| GB1089307A (en) | Data processing apparatus | |
| JPS60673Y2 (ja) | メモリ−アドレス指定装置 | |
| JPS59106047A (ja) | マイクロコンピユ−タ | |
| JPS60146336A (ja) | デ−タフロ−計算機 | |
| JPH01126730A (ja) | スタック・メモリ装置 | |
| JPS62182852A (ja) | 信号処理プロセツサ |