JPS5910057A - Ａｍｉ符号化擬似ランダムパタ−ン発生装置 - Google Patents
Ａｍｉ符号化擬似ランダムパタ−ン発生装置Info
- Publication number
- JPS5910057A JPS5910057A JP58101879A JP10187983A JPS5910057A JP S5910057 A JPS5910057 A JP S5910057A JP 58101879 A JP58101879 A JP 58101879A JP 10187983 A JP10187983 A JP 10187983A JP S5910057 A JPS5910057 A JP S5910057A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- differential amplifier
- output
- collector terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/244—Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Stereo-Broadcasting Methods (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、２進擬似ランダムパターン発生器を有するＡ
ＭＩ符号化擬似ランダム・ξクーン発生装置に関する。
ＭＩ符号化擬似ランダム・ξクーン発生装置に関する。
デジタル信号用医道区間の監視は、次のようにして行な
われることが多い。つまり、この伝送区間の個々の地点
で、デジタル信号形成に用いられる符号化規則に対する
違反の有無について、伝送すべきデジタル信号を監視す
るのである。この符号化規則違反は、伝送エラーによっ
てひき起される。この場合、符号１ヒ規則違反を検出す
る際に前提となるのは、冗長性の大きいコードが存在す
れば符号化規則の違反を検出てきるということである。
われることが多い。つまり、この伝送区間の個々の地点
で、デジタル信号形成に用いられる符号化規則に対する
違反の有無について、伝送すべきデジタル信号を監視す
るのである。この符号化規則違反は、伝送エラーによっ
てひき起される。この場合、符号１ヒ規則違反を検出す
る際に前提となるのは、冗長性の大きいコードが存在す
れば符号化規則の違反を検出てきるということである。
デジタル信号を伝送する際によく用いられるコードは、
擬３進コート゛に属する所謂Ａ Ｍ Ｉコードである。
擬３進コート゛に属する所謂Ａ Ｍ Ｉコードである。
このコードでは、順次連続する１信号は極性の交番する
・ξルスによって伝送され、一方ｏ信号は０レヘルに属
している。
・ξルスによって伝送され、一方ｏ信号は０レヘルに属
している。
デジタル信号が符号化規則に違反しているがどうかを調
べることによってデジタル信号用伝送区間を監視する場
合に生じる問題は、伝送区間の所定地点にある符号化規
則違反検査器をいかに検査するかということである。こ
の倹沓には、例えば、付加的に伝送Δれる信号に関して
局所的に発生するＡＭＩ符号化試験信号が必要である。
べることによってデジタル信号用伝送区間を監視する場
合に生じる問題は、伝送区間の所定地点にある符号化規
則違反検査器をいかに検査するかということである。こ
の倹沓には、例えば、付加的に伝送Δれる信号に関して
局所的に発生するＡＭＩ符号化試験信号が必要である。
このＡ Ｍ Ｉ符号化試験信号は、再生中継器を据Ｎ″
けた後で、符号化規則違反検査器によって最終検査を行
なう場合にも必要である。
けた後で、符号化規則違反検査器によって最終検査を行
なう場合にも必要である。
普通、Ａ Ｍ ■符号化信号は次のようにして発生され
る。即ち、差２進コード中にある試験信号用の発生器の
出力側にスタブ線を並列接続し、このスタブ線の端部を
短絡し、さらにその信号走行時間を変形すべき信号のビ
ット周期の半分に対応させるのである。スタブ線の短絡
端部における、例えば正の・ξルスの反射によって負の
ノξルスカ発生ずる。このパルスは、正・？ルスカらピ
ント周期だけ遅れてスタブ線の入力側に現１しる。しか
し、このようなＡ Ｍ Ｉ符号化［信号発生方式は試験
信号の発生に適していない。なぜなら、試験（信号は必
ず所定数の符号化規則違反を含んでいなければならない
のに、スタブ線を使用するためにＡ、 ｌφ■符号化規
則を守ってしまうからである。
る。即ち、差２進コード中にある試験信号用の発生器の
出力側にスタブ線を並列接続し、このスタブ線の端部を
短絡し、さらにその信号走行時間を変形すべき信号のビ
ット周期の半分に対応させるのである。スタブ線の短絡
端部における、例えば正の・ξルスの反射によって負の
ノξルスカ発生ずる。このパルスは、正・？ルスカらピ
ント周期だけ遅れてスタブ線の入力側に現１しる。しか
し、このようなＡ Ｍ Ｉ符号化［信号発生方式は試験
信号の発生に適していない。なぜなら、試験（信号は必
ず所定数の符号化規則違反を含んでいなければならない
のに、スタブ線を使用するためにＡ、 ｌφ■符号化規
則を守ってしまうからである。
発明の目的
本発明の課題は、所定数の符号化規則違反を含んだＡ
Ｍ Ｉ符号［ヒ試験信号の発生装置を提供することであ
る。
Ｍ Ｉ符号［ヒ試験信号の発生装置を提供することであ
る。
この場合、最適な検査を行なうために、試験信号を擬似
ランダム・♀ターンの形で発生しなければならない。
ランダム・♀ターンの形で発生しなければならない。
発明の構成と効果
本発明によればこの課題は次のようにして解決される。
即ち、クロック制御される２進擬似ランダム・♀ターン
発生器の出力側に、差動増幅装置の第１０入カ側および
排他的ＯＲゲートの１つの入力端が接続され、排他的Ｏ
Ｒゲートのもう１つの入力側が制御端子と接続され、排
他的ＯＲゲートの出力側が遅延素子を介して差動増幅装
置の第２の入力側と接続され、差動増幅装置が２つのエ
ミッタ結合差動増幅器を有し、第１の差動増幅器が２つ
のｎｐｎ トランジスタを仔し、それらのエミッタが川
岸（こ接続さｊ−Ｌかつ第１の電流ＩＩｇを介して負の
動作型１（りの端子と接続さ第１、第１のトランジスタ
のベース端−ｒ−が差動増幅装置の第１の入力端と接続
され、第２σ〕トランジスタのベース端子が俵準電１）
・、γ原と接続され、第１のトランジスタのコレクタ端
子が反転出力信号用の出力端子と接続され、かつ第１の
抵抗を介して基準電位と接続され、第２のトランジスタ
のコレクタ端子が信号出力側と接続され、かつ第２の抵
抗を介して基準電位と接続され、第２の差動増幅器が第
３および第４のｎｐｎトランジスタを有し、そのエミッ
タ端子が相互に接続され、かつ第２の電流源を介して負
の動作電圧と接続され、第３のトランジスタのコレクタ
端子が第２のトランジスタのコレクタ端子と接続され、
第４のトランジスタのコレクタ端ｒ−が第１のトランジ
スタのコレクタ端Ｔと接続され、第４のトランジスタの
４−ス端子が第２のトランジスタのベース端子と接続さ
れ第３のトランジスタのベース端子が第２の差動増幅装
置の第２の入力端と接続される。
発生器の出力側に、差動増幅装置の第１０入カ側および
排他的ＯＲゲートの１つの入力端が接続され、排他的Ｏ
Ｒゲートのもう１つの入力側が制御端子と接続され、排
他的ＯＲゲートの出力側が遅延素子を介して差動増幅装
置の第２の入力側と接続され、差動増幅装置が２つのエ
ミッタ結合差動増幅器を有し、第１の差動増幅器が２つ
のｎｐｎ トランジスタを仔し、それらのエミッタが川
岸（こ接続さｊ−Ｌかつ第１の電流ＩＩｇを介して負の
動作型１（りの端子と接続さ第１、第１のトランジスタ
のベース端−ｒ−が差動増幅装置の第１の入力端と接続
され、第２σ〕トランジスタのベース端子が俵準電１）
・、γ原と接続され、第１のトランジスタのコレクタ端
子が反転出力信号用の出力端子と接続され、かつ第１の
抵抗を介して基準電位と接続され、第２のトランジスタ
のコレクタ端子が信号出力側と接続され、かつ第２の抵
抗を介して基準電位と接続され、第２の差動増幅器が第
３および第４のｎｐｎトランジスタを有し、そのエミッ
タ端子が相互に接続され、かつ第２の電流源を介して負
の動作電圧と接続され、第３のトランジスタのコレクタ
端子が第２のトランジスタのコレクタ端子と接続され、
第４のトランジスタのコレクタ端ｒ−が第１のトランジ
スタのコレクタ端Ｔと接続され、第４のトランジスタの
４−ス端子が第２のトランジスタのベース端子と接続さ
れ第３のトランジスタのベース端子が第２の差動増幅装
置の第２の入力端と接続される。
本発明Ｇこよるこの装置は、一連の利、蛎をもたらず。
例えば、装置全体が容易に集積化できること、また簡雫
な構造で電流消費が少くできることである。
な構造で電流消費が少くできることである。
試験信号が、再生中継器に供給される前に線路減衰にさ
らされる場合、その発生にはより大きな出力が必要であ
る。この要求を充たすために、本発明の改良実施例は次
のように構成される。即ち、２つの負荷抵抗の代わりに
、前置接続されたライントランスを有する１つの負荷抵
抗が設けられ、このライントランスが２つの同長複導体
から成り、第１の複導体が高透磁性の磁心に巻回され、
第１の複導体の第１の心線がその一方の側で相補形出力
は号用の出力端モーと接続され、もう一方の側で基準電
位と接続され、第１の複導体の第２の心線が、第１の心
線の第１の端チに隣接する第１の端子を介して基準電位
と接続され、第２の端子を介して共通の負荷抵抗および
第２の複導体の第１の心線の第２の端子と接続され、第
２の複導体の第１の心線の第１の端子が出力信号用の出
力端子と接続され、第２の複導体の第２の心線の２つの
端子が基？笠電位と接続され、個々の心線の端ｒ・が複
導体の端部に設けられている。
らされる場合、その発生にはより大きな出力が必要であ
る。この要求を充たすために、本発明の改良実施例は次
のように構成される。即ち、２つの負荷抵抗の代わりに
、前置接続されたライントランスを有する１つの負荷抵
抗が設けられ、このライントランスが２つの同長複導体
から成り、第１の複導体が高透磁性の磁心に巻回され、
第１の複導体の第１の心線がその一方の側で相補形出力
は号用の出力端モーと接続され、もう一方の側で基準電
位と接続され、第１の複導体の第２の心線が、第１の心
線の第１の端チに隣接する第１の端子を介して基準電位
と接続され、第２の端子を介して共通の負荷抵抗および
第２の複導体の第１の心線の第２の端子と接続され、第
２の複導体の第１の心線の第１の端子が出力信号用の出
力端子と接続され、第２の複導体の第２の心線の２つの
端子が基？笠電位と接続され、個々の心線の端ｒ・が複
導体の端部に設けられている。
低い周波数で使用する場合には、本発明による装置の実
施例を次のように構成すると有利である。即ち、電気回
路、例えばクロック判例されるシフトレジスタによって
遅延回路を構成するのである。
施例を次のように構成すると有利である。即ち、電気回
路、例えばクロック判例されるシフトレジスタによって
遅延回路を構成するのである。
実施例の説明
次に図面を参照しながら本発明の実施例について詳しく
説明する。
説明する。
第１図は、ＡＭ工符号化された擬似ランダム・Ｓターン
を発生する装置の実施例のブロック回路図である。この
装置は、２進擬似ランダム・ξターン発生藩Ｐ Ｎ Ｇ
を有し、それには端子ＣＡを介してクロンク信号が供給
されている。発生器Ｐ Ｎ Ｃ，の出力ＩＩＩＩ Ｅは
、排他的ＯＲゲートＥＸＯＲの端子および差動増幅装置
の１つの入力端Ｅ１と接続されている。差動増幅装置は
２つ々５エミンタ結合差動増幅器を有している。この場
合第１の差動増幅器は第１および第２のｎｐｎ ）ラン
ノスタ゛Ｉ’ ｌ 、 Ｔ ２を備え、それらのエミン
タ端子・は相互に接続され、かつ抵抗の形の電流源■１
を介して動作型ＩＥ−ｕｂの端子と接続されている。第
１のトランジスタＴｌのコレクタ端子は、反転出力用の
出力端子Ｎと接続され、また抵抗Ｒ１を介して基耶電位
と接続されている。
を発生する装置の実施例のブロック回路図である。この
装置は、２進擬似ランダム・ξターン発生藩Ｐ Ｎ Ｇ
を有し、それには端子ＣＡを介してクロンク信号が供給
されている。発生器Ｐ Ｎ Ｃ，の出力ＩＩＩＩ Ｅは
、排他的ＯＲゲートＥＸＯＲの端子および差動増幅装置
の１つの入力端Ｅ１と接続されている。差動増幅装置は
２つ々５エミンタ結合差動増幅器を有している。この場
合第１の差動増幅器は第１および第２のｎｐｎ ）ラン
ノスタ゛Ｉ’ ｌ 、 Ｔ ２を備え、それらのエミン
タ端子・は相互に接続され、かつ抵抗の形の電流源■１
を介して動作型ＩＥ−ｕｂの端子と接続されている。第
１のトランジスタＴｌのコレクタ端子は、反転出力用の
出力端子Ｎと接続され、また抵抗Ｒ１を介して基耶電位
と接続されている。
第２のトランジスタＴ２のコレクタ端子は、非反転出力
信号用の出力側Ａと接続され、さらに第２の抵抗Ｒ２を
介して基準電位と接続されている。第２の差動増幅器は
第３および第４のｎｐｎトランジスタＴ３．Ｔ４を有し
ている。それらのエミンタ端子は相互に結合され、かつ
電流源■２を介して動作電圧−Ｕｂの端子と接続されて
いる。第３のトランジスタボ３のコレクタ端子は第２の
トランジスタＴ２のコレクタ端子−と接続され、第４の
トランジスタＴ４のコレクタ端子は第１のトランジスタ
Ｔ１のコレクタ端子と接続されている。第２および第４
のトランジスタＴ２ 、Ｔ４のベース端子は相互に結合
され、かつ基準電圧源＋Ｊｒと接続されている。この場
合、基準電圧の値は入力信号の２つの論理レベルの中間
に設定さねている。
信号用の出力側Ａと接続され、さらに第２の抵抗Ｒ２を
介して基準電位と接続されている。第２の差動増幅器は
第３および第４のｎｐｎトランジスタＴ３．Ｔ４を有し
ている。それらのエミンタ端子は相互に結合され、かつ
電流源■２を介して動作電圧−Ｕｂの端子と接続されて
いる。第３のトランジスタボ３のコレクタ端子は第２の
トランジスタＴ２のコレクタ端子−と接続され、第４の
トランジスタＴ４のコレクタ端子は第１のトランジスタ
Ｔ１のコレクタ端子と接続されている。第２および第４
のトランジスタＴ２ 、Ｔ４のベース端子は相互に結合
され、かつ基準電圧源＋Ｊｒと接続されている。この場
合、基準電圧の値は入力信号の２つの論理レベルの中間
に設定さねている。
排池的ｏｐ、ｙ−トＥＸＯＲのもう１つの端ｒ−は入力
側Ｐと接続され、この端子には外部信号が供給されてい
る。この外部信号によって、発生したＡＭＩ符号化擬似
ランダム・ξターン内テノ符号化規則違反が開始される
。
側Ｐと接続され、この端子には外部信号が供給されてい
る。この外部信号によって、発生したＡＭＩ符号化擬似
ランダム・ξターン内テノ符号化規則違反が開始される
。
排他的ＯＲゲートの出力端チは、遅延素子Ｖを介して差
動増幅装置の第２の端子Ｅ２と接続されている。この端
子は第３のトランジスタＴ３のベース端子である。遅延
素子Ｖは、ビットレートが小さい時には電子走行時間素
子によって実現され、ビットレートが高い時には、その
波動インピーダンスを整合させた線路により構成される
。
動増幅装置の第２の端子Ｅ２と接続されている。この端
子は第３のトランジスタＴ３のベース端子である。遅延
素子Ｖは、ビットレートが小さい時には電子走行時間素
子によって実現され、ビットレートが高い時には、その
波動インピーダンスを整合させた線路により構成される
。
第１図に示した回路は吹のように機能する。
つまり、擬似ランダム・？ターン発生ｎ Ｐ ＩＪ Ｑ
７’）：２進擬似ランダム・Ｓターンを発生する。こ
の擬似ランダム・Ｓターンは一方では直接に、他方では
排他的ＯＲゲートおよび遅延素子に′より遅延させられ
て、差動増幅装置に供給される。この場合、排他的ＯＲ
ゲートおよび遅延素子における全遅延時間は、擬似ラン
ダム・９タ一ン発生器Ｐ Ｎ Ｏが発生ずる２進言号の
ビット周期に対応している。差動増幅装置の中では、２
進擬リランタムハターンがＡ Ｍ Ｉ符号１ヒ擬似ラン
ダムパターンに変形される。このＡ Ｍ 丁符号化擬似
ランダム・Ｓターンは、出力側Ａから直接に、または反
転した形で出力側仄から、取出される。
７’）：２進擬似ランダム・Ｓターンを発生する。こ
の擬似ランダム・Ｓターンは一方では直接に、他方では
排他的ＯＲゲートおよび遅延素子に′より遅延させられ
て、差動増幅装置に供給される。この場合、排他的ＯＲ
ゲートおよび遅延素子における全遅延時間は、擬似ラン
ダム・９タ一ン発生器Ｐ Ｎ Ｏが発生ずる２進言号の
ビット周期に対応している。差動増幅装置の中では、２
進擬リランタムハターンがＡ Ｍ Ｉ符号１ヒ擬似ラン
ダムパターンに変形される。このＡ Ｍ 丁符号化擬似
ランダム・Ｓターンは、出力側Ａから直接に、または反
転した形で出力側仄から、取出される。
発生Ｈｐ ｂ＋ Ｇが２ａ信号を発生するので、差動増
幅装置の入力端Ｅｌ、Ｅ２に加えられる信号は、２つの
論理状態０．１をとる。この場合、状態１が高い電位に
属している。入力端Ｅｌ。
幅装置の入力端Ｅｌ、Ｅ２に加えられる信号は、２つの
論理状態０．１をとる。この場合、状態１が高い電位に
属している。入力端Ｅｌ。
Ｒ２に加えられる信号は、４つの異なる組合わせを形成
し、これらの組合わせは信号出力側Ａに３つの異なる論
理状態を発生ずる。２進言号の第１の組合わせは、第１
の入力側Ｙ１：１に値１の論理レベルが、そして入）ｙ
１１１１１ Ｆ、 ２にＯレベルが現れた時に生じる
。この組合わせはＩＦのルベルとなって出力端子Ａに伝
えられる。第２の場合には、第２の入力端Ｅ２に論理ル
ベルが、第１の入力側Ｅ１に０レベルが現れる。この時
、信号出力側Ａに−１のしくルが発生ずる。２つの入力
側Ｅｌ 、Ｒ２に現れる信号が両方ともＯｌまたはｌで
ある場合には、信号出力側Ａに論理０レベルが発生する
。第１図に示す回路では、信号出力側Ａに現れる負のル
ベルが最低の電位に対応し、正のルベルが最高の電位に
対応する。
し、これらの組合わせは信号出力側Ａに３つの異なる論
理状態を発生ずる。２進言号の第１の組合わせは、第１
の入力側Ｙ１：１に値１の論理レベルが、そして入）ｙ
１１１１１ Ｆ、 ２にＯレベルが現れた時に生じる
。この組合わせはＩＦのルベルとなって出力端子Ａに伝
えられる。第２の場合には、第２の入力端Ｅ２に論理ル
ベルが、第１の入力側Ｅ１に０レベルが現れる。この時
、信号出力側Ａに−１のしくルが発生ずる。２つの入力
側Ｅｌ 、Ｒ２に現れる信号が両方ともＯｌまたはｌで
ある場合には、信号出力側Ａに論理０レベルが発生する
。第１図に示す回路では、信号出力側Ａに現れる負のル
ベルが最低の電位に対応し、正のルベルが最高の電位に
対応する。
−に述した第１の場合には、入力端Ｅｌに論理ルベルが
、入力側Ｅ２に論理Ｏレベルが現れるが、この時トラン
ジスタＴ１およびＴ４が導通ずる。従って、電流Ｔ１お
よび工２は第１の（１Σ抗Ｒ１を介して流れる。一方抵
抗Ｒ２はほぼ無電流の状態に留まり、そのためＲ２には
最大型ｆ〜゛ｆが加わるので状態＋１が生じる。逆に人
り側Ｅ ｌにＯ電位、Ｒ２に１電位が現れる場合には、
トランジスタ゛ｒ ２ 、 Ｔ ３が導通する。そのた
め２つの電流は第２の抵抗Ｒ２を通って流れ、−ルベル
に対応する最低電位がこの抵抗に、つまり信号出勾側へ
に現れる。２つの人力信号がともに１論理Ｏしばルであ
ると、トラ／、５スタＴ２ 、 ｌ’ ４が導通する。
、入力側Ｅ２に論理Ｏレベルが現れるが、この時トラン
ジスタＴ１およびＴ４が導通ずる。従って、電流Ｔ１お
よび工２は第１の（１Σ抗Ｒ１を介して流れる。一方抵
抗Ｒ２はほぼ無電流の状態に留まり、そのためＲ２には
最大型ｆ〜゛ｆが加わるので状態＋１が生じる。逆に人
り側Ｅ ｌにＯ電位、Ｒ２に１電位が現れる場合には、
トランジスタ゛ｒ ２ 、 Ｔ ３が導通する。そのた
め２つの電流は第２の抵抗Ｒ２を通って流れ、−ルベル
に対応する最低電位がこの抵抗に、つまり信号出勾側へ
に現れる。２つの人力信号がともに１論理Ｏしばルであ
ると、トラ／、５スタＴ２ 、 ｌ’ ４が導通する。
従って、２つの抵抗Ｒ１、Ｒ２には同じ大きさの電流が
流れ、信号出力側ＡにはＯレベルに対応する中間電位が
発生ずる。２つの入力端にルベルが現れた時にも、この
り、態が発生する。なぜなら、その時はトランジスタＴ
ｌ、Ｔ３が導通し、抵抗Ｒ１、Ｒ２にほぼ同じ大きさの
電流が流れるからである。
流れ、信号出力側ＡにはＯレベルに対応する中間電位が
発生ずる。２つの入力端にルベルが現れた時にも、この
り、態が発生する。なぜなら、その時はトランジスタＴ
ｌ、Ｔ３が導通し、抵抗Ｒ１、Ｒ２にほぼ同じ大きさの
電流が流れるからである。
遅延素子■は、２進言号のビットレートに相応する遅延
時間を有している。擬似ランダム・ξターン発生ＩＰＮ
Ｏの出力端子Ｅに差符号ｒヒされた信号が現れると、そ
の信号は、一方ではほぼ同時に第１の入力側Ｅｌへ送ら
れ、他方ではピント周期だけ遅延して入力側Ｅ２に供給
される。こうして差動増幅器に供給された信号は、その
中で相応に変換される。従って、端子−Ｅにおいて例え
ばＯから１に電位が変化すると、同時に正のルベルが出
力端子Ａに現れ、またピント周期だけ遅れて負のルベル
を有する信号が同じ端子に現れる。擬似ランダム・♀タ
ーン発生？ｆｒ Ｐ Ｎ Ｑが２進擬似ランダムパター
ンを発生すると、それは、出力端子ＡにおいてＡ Ｍ
丁符号化された擬（以ランダム・ξターンになる。２つ
の出力側Ｅｌ 、Ｒ２を逆にした場合には、出力端ＦＡ
、λに現れる出力信号も反転されることになる。
時間を有している。擬似ランダム・ξターン発生ＩＰＮ
Ｏの出力端子Ｅに差符号ｒヒされた信号が現れると、そ
の信号は、一方ではほぼ同時に第１の入力側Ｅｌへ送ら
れ、他方ではピント周期だけ遅延して入力側Ｅ２に供給
される。こうして差動増幅器に供給された信号は、その
中で相応に変換される。従って、端子−Ｅにおいて例え
ばＯから１に電位が変化すると、同時に正のルベルが出
力端子Ａに現れ、またピント周期だけ遅れて負のルベル
を有する信号が同じ端子に現れる。擬似ランダム・♀タ
ーン発生？ｆｒ Ｐ Ｎ Ｑが２進擬似ランダムパター
ンを発生すると、それは、出力端子ＡにおいてＡ Ｍ
丁符号化された擬（以ランダム・ξターンになる。２つ
の出力側Ｅｌ 、Ｒ２を逆にした場合には、出力端ＦＡ
、λに現れる出力信号も反転されることになる。
端子Ｐからは、入力側Ｅ２における論理レベルを反転さ
せるパルスが排他的ＯＲゲー）ＥＸＯＲに供給される。
せるパルスが排他的ＯＲゲー）ＥＸＯＲに供給される。
第２図の上の行には、擬似ランダムノミターン発生器Ｐ
Ｎ Ｃ）が発生し、端子Ｅから取出される２進・ξル
ス列をＮＰＩＺ形式で示している。第２図の中央の行に
は、差動増幅器の第２の入力端Ｅ２に現れる信号を示し
ている。図から分る通りこの信号は、１ピント周期だけ
遅れて擬似ランダム・？ターン発生器の出力信号に対［
心している。丁の行には、出力端子Ａに到来する擬３進
言号を示している。中央の行には信号の反転１ｎ を
破線で示している。この［オサ反転は、端子Ｐに・ξル
スが入力することによって、人）Ｊ端子Ｅ２に加わる信
号に発生する。
Ｎ Ｃ）が発生し、端子Ｅから取出される２進・ξル
ス列をＮＰＩＺ形式で示している。第２図の中央の行に
は、差動増幅器の第２の入力端Ｅ２に現れる信号を示し
ている。図から分る通りこの信号は、１ピント周期だけ
遅れて擬似ランダム・？ターン発生器の出力信号に対［
心している。丁の行には、出力端子Ａに到来する擬３進
言号を示している。中央の行には信号の反転１ｎ を
破線で示している。この［オサ反転は、端子Ｐに・ξル
スが入力することによって、人）Ｊ端子Ｅ２に加わる信
号に発生する。
この反転が起っていない時、差動増幅装置の２つの入力
側Ｅｌ、Ｅ２には論理工信号がυ口わり、従って出力端
子Ａには論理Ｏレベルが発生する。
側Ｅｌ、Ｅ２には論理工信号がυ口わり、従って出力端
子Ａには論理Ｏレベルが発生する。
反転が起こると入力端Ｅ２に論理Ｏレベルが現われ、そ
のため出力端子Ａには論理ルベルが発生ずる。この論理
ルベルは論理１・ξルスに後続し、従って符号化規則違
反ＣＲＶを表わしている。つまり、個々のビットの反転
によって、排他的ＯＲゲートの出力側で符号化規則違反
が発生するのである。
のため出力端子Ａには論理ルベルが発生ずる。この論理
ルベルは論理１・ξルスに後続し、従って符号化規則違
反ＣＲＶを表わしている。つまり、個々のビットの反転
によって、排他的ＯＲゲートの出力側で符号化規則違反
が発生するのである。
複数の＠次連続ツるビットが反転すると、符号化規則違
反の数が、発生した反転の数よりも′νなくなる。従っ
て、連続する２つのピノｌが嘔均５０％の割合で反転す
れば、出力信号の１憤りは句号化規則違反として現れる
。符号化規則違反の数はもつと少なくなる。なぜなら、
反転によって、八１．Ｉｆ Ｉ符号ｆｉＺされた２つの
連続する状態、例えば＋ｌ／−１ないし一１／＋１が状
態○１０に変換されるか゛らである。この場ａ１出力側
から取出された擬圓ランダムパターンに含まれる誤りは
、符号化規則４反としては作用しない。２つ以上の連続
するピントが反転すると、これらの誤りが符号ｆヒ曳則
卑反として出現する割急はさらに小さくなる。
反の数が、発生した反転の数よりも′νなくなる。従っ
て、連続する２つのピノｌが嘔均５０％の割合で反転す
れば、出力信号の１憤りは句号化規則違反として現れる
。符号化規則違反の数はもつと少なくなる。なぜなら、
反転によって、八１．Ｉｆ Ｉ符号ｆｉＺされた２つの
連続する状態、例えば＋ｌ／−１ないし一１／＋１が状
態○１０に変換されるか゛らである。この場ａ１出力側
から取出された擬圓ランダムパターンに含まれる誤りは
、符号化規則４反としては作用しない。２つ以上の連続
するピントが反転すると、これらの誤りが符号ｆヒ曳則
卑反として出現する割急はさらに小さくなる。
符号化規則違反を含んだＡ Ｍ 丁符号化Ｎ似ランダム
・ξターンを線路を介して伝送する場合には、中継局に
おける純粋な試駆動作の場合より大きな出力が必要であ
る。第１ａ図には、この場合のための変形実施例が示さ
れている。図から分る通り、この実施例ではライントラ
ンスが設けられている。それ自体公知のこのライントラ
ンスは、対称−非対称４：１ライントランスとして構成
されている。ライントランスは２つの同長複導体ｒ、ｔ
ｌ、Ｌｔ２ を有し、第１の複導体Ｌ ｔ ｌ は
高透磁性の磁心に巻回されている。
・ξターンを線路を介して伝送する場合には、中継局に
おける純粋な試駆動作の場合より大きな出力が必要であ
る。第１ａ図には、この場合のための変形実施例が示さ
れている。図から分る通り、この実施例ではライントラ
ンスが設けられている。それ自体公知のこのライントラ
ンスは、対称−非対称４：１ライントランスとして構成
されている。ライントランスは２つの同長複導体ｒ、ｔ
ｌ、Ｌｔ２ を有し、第１の複導体Ｌ ｔ ｌ は
高透磁性の磁心に巻回されている。
第１の複導体Ｌｔｌ の第１の心線はその端部に第１
の端ｆを有し、それは反転出力信号用の端ｆ−Ａと接続
されている。第１の心線のもう１つの端子は基準電位と
接続されている。第１の心線の第１の端子と隣り合う第
１の複導体Ｌ ｔ １の第２の心線の第１の端Ｔ−は基
準電位と接続されている。この心線の第２の端子は第２
の複導体Ｌｔ２ の第１の心線と接続され、さらに共
通の負荷抵抗を介して基準電位と接続されている。。
の端ｆを有し、それは反転出力信号用の端ｆ−Ａと接続
されている。第１の心線のもう１つの端子は基準電位と
接続されている。第１の心線の第１の端子と隣り合う第
１の複導体Ｌ ｔ １の第２の心線の第１の端Ｔ−は基
準電位と接続されている。この心線の第２の端子は第２
の複導体Ｌｔ２ の第１の心線と接続され、さらに共
通の負荷抵抗を介して基準電位と接続されている。。
第２の複導体Ｌｔ２ の第１の心線の第２の端子は出
力信号用の端子Ａと接続さねている。複導体Ｌｔ２ の
第２の心線はその両端Ｇこおいて基準電位と接続されて
いる。ライントランスの差動増幅器の力を向いた側には
、線路の入力側が直列に接続されている。負荷抵抗の方
を向いた非対称側では、線路の出力側が並列に接続され
ている。出力の増大は、第１図の実施例で２つの抵抗Ｒ
１，Ｒ２に別々に現れる出力を１つの出力端子に合成す
ることによって行なわれる。この出ｊＪ合成に加えて、
非対称負荷抵抗ＲＶの、牛：ｌの関係にあるアースに対
して対称な負荷抵抗Ｒ１、Ｒ２への逓昇変換も行なわれ
る。負荷抵抗ＲＶは、例えば７５Ｑの波動インピーダ゛
・スを佇する後置接続された同軸ケーブルを示している
。ライントランスによる別の出ＪＪ１−昇は、実質的な
直流電圧降下を浮わＪ“にトランジスタへのコレクタ電
圧を供給することによって行なわれる。
力信号用の端子Ａと接続さねている。複導体Ｌｔ２ の
第２の心線はその両端Ｇこおいて基準電位と接続されて
いる。ライントランスの差動増幅器の力を向いた側には
、線路の入力側が直列に接続されている。負荷抵抗の方
を向いた非対称側では、線路の出力側が並列に接続され
ている。出力の増大は、第１図の実施例で２つの抵抗Ｒ
１，Ｒ２に別々に現れる出力を１つの出力端子に合成す
ることによって行なわれる。この出ｊＪ合成に加えて、
非対称負荷抵抗ＲＶの、牛：ｌの関係にあるアースに対
して対称な負荷抵抗Ｒ１、Ｒ２への逓昇変換も行なわれ
る。負荷抵抗ＲＶは、例えば７５Ｑの波動インピーダ゛
・スを佇する後置接続された同軸ケーブルを示している
。ライントランスによる別の出ＪＪ１−昇は、実質的な
直流電圧降下を浮わＪ“にトランジスタへのコレクタ電
圧を供給することによって行なわれる。
発ｔする信号の側縁の急峻性を改善しながら出力を上昇
させるためには、基準電圧源を省略した北で差動増幅装
置の２つの差動増幅器をシンシュゾル制御すればよい。
させるためには、基準電圧源を省略した北で差動増幅装
置の２つの差動増幅器をシンシュゾル制御すればよい。
側縁の急峻性は次のようにして改善される。即ち、この
場合２つのコレクタの並列接続にＪ： ツテＫ メラｈ
タトランジスタのコレクタ容量を、コレクタ回路内の
直列インタ゛クタンスにより補償するのである。
場合２つのコレクタの並列接続にＪ： ツテＫ メラｈ
タトランジスタのコレクタ容量を、コレクタ回路内の
直列インタ゛クタンスにより補償するのである。
第１図は本発明によるＡ Ｍ Ｉ符号化擬似ラノルスを
示す線図である。 Ｐ Ｎ Ｏ・２ａ擬（ＩＪシランムパターン発生器、Ｅ
χＯＲ排池的ＯＲゲート、Ｒ１、Ｒ２、Ｒ入ｊ・負荷抵
抗、Ｔｌ〜Ｔ４・トランジスタ、工１、Ｉ２ ・電流源
、Ｕｒ ・基準電圧源、■ 遅延ｘ ｒ−１＋、ｔｌ
、 ＋、ｔ、２ 複導体。
示す線図である。 Ｐ Ｎ Ｏ・２ａ擬（ＩＪシランムパターン発生器、Ｅ
χＯＲ排池的ＯＲゲート、Ｒ１、Ｒ２、Ｒ入ｊ・負荷抵
抗、Ｔｌ〜Ｔ４・トランジスタ、工１、Ｉ２ ・電流源
、Ｕｒ ・基準電圧源、■ 遅延ｘ ｒ−１＋、ｔｌ
、 ＋、ｔ、２ 複導体。
Claims (1)
- 【特許請求の範囲】 １２進擬似ランダム・ξターン発生器を備えたＡＭＩ符
号化擬似ランダム・ξターン発生装置において、クロッ
ク制御される２進擬似ランダムパターン発生器（ＰＮＧ
）の出力側（Ｅ）に差動増幅装置の第１の入力端（Ｅｌ
）および排他的○Ｒゲー）（ＥχＯＲ）の１つの入力側
が接続され、排他的ＯＲゲートのもう１つの入力端が制
御端子（Ｐ）と接続され、排他的ＯＲゲートの出力側が
遅延素子（Ｖ）を介して差動増幅装置の第２の入力側（
Ｒ２）と接続され、差動増幅装置が２つのエミッタ結合
差動増幅器を有し、第１の差動増幅器が２つのｎｐｎ
）ランジスタ（Ｔｌ、Ｔ２）を有し、それらのエミッタ
が相互に接続され、かつ第１の電流源（Ｔ１）を介して
負の動作型ＩＥ （−ｕｂ）の端子と接続され、第１の
トランジスタ（′ｒｌ）のベース端子が差動増幅装置の
第１の入力側’（Ｅ １ ）と接続され、第２のトラン
ジスタ（Ｔ２）のベース端子が基準電圧源（Ｕｒ）と接
続され、第１のトランジスタ（’Ｉ” １ ）のコレク
タ端子が反転出力信号用の出力側（Ａ）と接続され、か
つ第１の抵抗（Ｒ１）を介して基準電位と接続され、第
２のトランジスタ（Ｔ ２ ）のコレクタ端子が信号出
力側（Ａ）と接続され、かつ第２の抵抗（Ｒ２）を介し
て基準電位と接続され、第２の差動増幅器が第３および
第４のｎｐｎ ）ラノジスタ（Ｔ３．Ｔ４）を有し、そ
のエミッタ端子が＋１４互に接続され、かつ第２の電流
源（工２）を介して負の動作電圧（−ｕｂ）と接続され
、 −第３のトランジスタ（Ｔ３）のコレクタ端子が
第２のトランジスタ（Ｔ２）のコレクタ端子と接続され
、第４のトランジスタ（Ｔ４）のコレクタ端子が第１の
トランジスタ（Ｔ１）のコレクタ端子と接続され、第４
のトランジスタ（Ｔ４）のベース端子が第２のトランジ
スタ（’］” ２ ）のベース端子と接続さね、第３の
トランジスタ（Ｔ３）のベースＭＭ Ｆ カ澄動増幅装
置の第２の人力側（Ｆ２）と接続されていることを特徴
とするＡＭ工符号化擬似ランダム・ξターン発生装置。 ２２進擬似ランダム・ξターン発生器を備えたＡ １．
／Ｉ Ｉ符号化擬似ランダム・ξターン発生装置におい
て、クロック制御される２進擬似ランダム・ｑターン発
生１（ｐｌｖＧ）の出力側（Ｅ）に、差動増幅装置の第
１の入力側および排池的ＯＲゲー） （ＥＸＯＲ）の１
つの人力側が接続され、排他的ＯＲゲートのもう１つの
人力側が制御端子（Ｐ）と接続され、排他的ＯＰ、ゲー
トの出力側が遅延素子（Ｖ）を介して差動増幅装置の第
２の入力端（Ｆ２）と接続され、差動増幅装置が２つの
エミッタ結合差動増幅器を有し、第１の差動増幅器が２
つのｎｐｎトランジスタ（’Ｔｌ、Ｔ２）を有し、それ
らのエミッタが相互に接続され、がっ第１の電流源（丁
１）を介して負の動作電圧（−ｕｂ）の端子と、接続さ
れ、第１のトランジスタ（′ｒ１）のベース端子が差動
増幅装置の第１の入力端（Ｅ １ ）と接続され、第２
のトランジスタ（Ｔ２）のベース端子が基準電圧源（τ
Ｊｒ）と接続され、第１のトランジスタ（Ｔ１）のコレ
クタ端子が反転出力は号用の出力側（Ｋ）と接続され、
第２のトランジスタ（Ｔ２）のコレクタ端子が信号出力
側（Ａ）と接続され、第２の差動増幅器が第３および第
４のｎｐｎ トラン）７り（Ｔ３ 、Ｔ４ ）を有し、
そのエミンク端ｆがｔ目Ｕに接続さね、かつ第２の電流
ｌ原（Ｔ２）を介して負の動作電圧（−ｕｂ）と接続さ
れ、第３のトランジスタ（Ｔ３）のコレクタ端子が第２
のトランジスタ（Ｔ２）のコレクタ端子と接続され、第
４のトランジスタ（Ｔ４）のコレクタ端子が第１のトラ
ンジスタ（Ｔｌ ）のコレクタ端子と接続され、第４の
トランジスタ（Ｔ４）のベース端子が第２のトランジス
タ（Ｔ２）のベース端子と接続され、第３のトランジス
タ（Ｔ３）のベース端子が差動増幅装置の第２の入力端
（Ｆ２）と接続されており、また、ライントランスを有
する１つの負荷抵抗（ＲＶ）が設けられ、このライント
ランスが２つの同長の複４体（Ｌｔ、ｌ 、 Ｌｔ２
’） から成り、第１の複導体（Ｌｔｌ）が高透磁性
の磁心に巻回され、第１の複導体の゛第１の心線がその
一方の側で前記反転出力信号用の出力端子（Ａ）と接続
され、もう一方の側で基準電位と接続され、第１の複導
体（Ｌ ｔ ｌ ）の第２の１・線が゛、第１の心線の
第１の端モに隣接する第１の端子−を介して基準電位と
接続され、さらに第２の端子を介して共通の負荷抵抗（
ＲＶ）および第２の複導体（Ｌｔ２）の′第１の心線の
第２の端子と接続され、第２の複導体の第１の心線の第
１の端子が出力信号用の出力端子（Ａ）と接続され、第
２の複導体の第２の心線の２つの端子が基準電位と接続
され、個々の心線の端子が複導体（Ｌｔｌ、ｔ、ｔ、２
）の端部に設けられていることを特徴とするＡＭ工符号
化擬似ランダム・ξターン発生装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823224442 DE3224442A1 (de) | 1982-06-30 | 1982-06-30 | Anordnung zur erzeugung von quasizufallsfolgen im ami-code |
| DE32244428 | 1982-06-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5910057A true JPS5910057A (ja) | 1984-01-19 |
Family
ID=6167241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58101879A Pending JPS5910057A (ja) | 1982-06-30 | 1983-06-09 | Ａｍｉ符号化擬似ランダムパタ−ン発生装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4507621A (ja) |
| EP (1) | EP0097947B1 (ja) |
| JP (1) | JPS5910057A (ja) |
| AT (1) | ATE37641T1 (ja) |
| DE (2) | DE3224442A1 (ja) |
| NO (1) | NO832373L (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4960718A (en) * | 1985-12-13 | 1990-10-02 | Allied-Signal Inc. | MESFET device having a semiconductor surface barrier layer |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1241120A (en) * | 1985-10-01 | 1988-08-23 | Sami A. Aly | Alternate mark inversion (ami) receiver |
| US4745603A (en) * | 1986-05-27 | 1988-05-17 | American Telephone And Telegraph Company, At&T Bell Laboratories | Code sequence generator for a digital transmission line fault location system |
| US4829541A (en) * | 1988-01-22 | 1989-05-09 | Advanced Micro Devices, Inc. | Pseudo-ternary code transmitter |
| US4885545A (en) * | 1988-08-08 | 1989-12-05 | Tektronix, Inc. | High speed circuit with supporting auxiliary circuit |
| US4928289A (en) * | 1988-12-19 | 1990-05-22 | Systran Corporation | Apparatus and method for binary data transmission |
| DE19655110C2 (de) * | 1995-12-21 | 2001-02-15 | Advantest Corp | Schaltung zum Erzeugen einer Zufalls-Impulsfolge |
| US6687632B1 (en) * | 1998-01-23 | 2004-02-03 | Trilithic, Inc. | Testing of CATV systems |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3787613A (en) * | 1972-06-27 | 1974-01-22 | Bell Telephone Labor Inc | Pulse transmission system for conveying data and control words by means of alternating polarity pulses and violations thereof |
| US3906174A (en) * | 1973-11-16 | 1975-09-16 | Gte Automatic Electric Lab Inc | Cable pair testing arrangement |
| GB1492134A (en) * | 1974-04-23 | 1977-11-16 | Wandel & Goltermann | Method of measuring the bit error rate of a regenerated pcm transmission path |
| GB1512700A (en) * | 1975-10-23 | 1978-06-01 | Standard Telephones Cables Ltd | Data transmission |
| FR2350005A1 (fr) * | 1976-04-30 | 1977-11-25 | Cit Alcatel | Dispositif de generation de suite binaire pseudo-aleatoire |
| CA1180416A (en) * | 1981-05-19 | 1985-01-02 | Botaro Hirosaki | Timing recovery circuit |
-
1982
- 1982-06-30 DE DE19823224442 patent/DE3224442A1/de not_active Withdrawn
-
1983
- 1983-06-03 US US06/500,947 patent/US4507621A/en not_active Expired - Fee Related
- 1983-06-09 JP JP58101879A patent/JPS5910057A/ja active Pending
- 1983-06-27 DE DE8383106254T patent/DE3378151D1/de not_active Expired
- 1983-06-27 AT AT83106254T patent/ATE37641T1/de not_active IP Right Cessation
- 1983-06-27 EP EP83106254A patent/EP0097947B1/de not_active Expired
- 1983-06-29 NO NO832373A patent/NO832373L/no unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4960718A (en) * | 1985-12-13 | 1990-10-02 | Allied-Signal Inc. | MESFET device having a semiconductor surface barrier layer |
Also Published As
| Publication number | Publication date |
|---|---|
| ATE37641T1 (de) | 1988-10-15 |
| EP0097947A3 (en) | 1986-02-19 |
| NO832373L (no) | 1984-01-02 |
| DE3378151D1 (en) | 1988-11-03 |
| DE3224442A1 (de) | 1984-01-05 |
| US4507621A (en) | 1985-03-26 |
| EP0097947A2 (de) | 1984-01-11 |
| EP0097947B1 (de) | 1988-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278740B1 (en) | Multi-bit (2i+2)-wire differential coding of digital signals using differential comparators and majority logic | |
| JP3136742B2 (ja) | 通信装置 | |
| JPH0351335B2 (ja) | ||
| JPS60149247A (ja) | ２進デ−タ伝送方法 | |
| JP2021515488A (ja) | Ｓｆｑデータ符号化とｎｒｚデータ符号化との間のインターフェース | |
| JPS5910057A (ja) | Ａｍｉ符号化擬似ランダムパタ−ン発生装置 | |
| US3418631A (en) | Error detection in paired selected ternary code trains | |
| JPH11177639A (ja) | データ伝送装置 | |
| US4611183A (en) | Digital decorrelating random data generator | |
| US3671959A (en) | Binary to ternary converter | |
| US4813044A (en) | Method and apparatus for detecting transient errors | |
| JPS59114947A (ja) | Ｃｍｉ−デコ−ダ | |
| US4631695A (en) | Detector of predetermined patterns of encoded data signals | |
| JPS58161554A (ja) | パルス信号伝送システム | |
| US4402084A (en) | Regenerator having a code rule violation checking device | |
| US5249186A (en) | Apparatus for detecting the start of frame in bipolar transmission systems | |
| US7061282B2 (en) | Differential signal pairs generator | |
| JP5403995B2 (ja) | 信号伝送システム及び信号変換回路 | |
| Taya et al. | Design and Analysis of Low Power Universal Line Encoder & Decoder | |
| EP0078577B1 (en) | Code generator | |
| JP5388196B2 (ja) | 直流平衡符号生成回路、シリアルデータ伝送装置、直流平衡符号生成方法、そのプログラムおよび記録媒体 | |
| JPS59107671A (ja) | 符号則誤り検出回路 | |
| JP2000207073A (ja) | バス・システム及び方法 | |
| JPH042024B2 (ja) | ||
| JP3025551B2 (ja) | 直流特性試験回路 |