JPS59100578A - 半導体回路 - Google Patents
半導体回路Info
- Publication number
- JPS59100578A JPS59100578A JP21075182A JP21075182A JPS59100578A JP S59100578 A JPS59100578 A JP S59100578A JP 21075182 A JP21075182 A JP 21075182A JP 21075182 A JP21075182 A JP 21075182A JP S59100578 A JPS59100578 A JP S59100578A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- output
- matching
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract 2
- 230000005669 field effect Effects 0.000 claims description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
l玩
本発明はガリウムを素(GaAs)よりなる電界効果ト
ランジスタ(以下GaAsFET と呼ぶ)を用いた
半導体回路に関するものである。
ランジスタ(以下GaAsFET と呼ぶ)を用いた
半導体回路に関するものである。
従来例の構成とその問題点
GaAsFET のゲート・ドレイン間に抵抗および
容量を挿入した負帰還増幅回路のSパラメータは、FE
Tの相互コンダクタンスgm1帰還抵抗Rfに対して旭
第1図、第2図に示すように変化する。なお、ここでは
特性インピーダンスzoは76Ωである。通常入出力の
整合回路を善しない増幅器として、回路を構成する場合
は、lS++l。
容量を挿入した負帰還増幅回路のSパラメータは、FE
Tの相互コンダクタンスgm1帰還抵抗Rfに対して旭
第1図、第2図に示すように変化する。なお、ここでは
特性インピーダンスzoは76Ωである。通常入出力の
整合回路を善しない増幅器として、回路を構成する場合
は、lS++l。
18221の値を一10dB以下とする必要がある。
すなわ゛ち、回路の入出力インピーダンスを4o〜15
0Ωにする必要がある。従って、例えばFETの相互コ
ンダクタンスgmが100m5の場合、帰還抵抗Rfは
、150〜了00Ωにする必要がある。このときのls
2+I(この場合、利得)は、6〜15dBとなる。ま
た、gm=100m Sを与えるFETのゲート幅が、
はぼ1000μmであるから、30mA以上の動作電流
が要求される。ところが、実際の応用に際しては、同じ
動作電流で、さらに高い利得が要求される場合が多い。
0Ωにする必要がある。従って、例えばFETの相互コ
ンダクタンスgmが100m5の場合、帰還抵抗Rfは
、150〜了00Ωにする必要がある。このときのls
2+I(この場合、利得)は、6〜15dBとなる。ま
た、gm=100m Sを与えるFETのゲート幅が、
はぼ1000μmであるから、30mA以上の動作電流
が要求される。ところが、実際の応用に際しては、同じ
動作電流で、さらに高い利得が要求される場合が多い。
発明の目的
本発明は、上記従来の欠点を除去するものであり、回路
の入出力インピーダンスを150〜2000Ωに設定す
ることによシ入出力の整合が容易で動作電流が小さい高
利得増回路の構成を可能ならしめることを目的とする。
の入出力インピーダンスを150〜2000Ωに設定す
ることによシ入出力の整合が容易で動作電流が小さい高
利得増回路の構成を可能ならしめることを目的とする。
発明の構成
すなわち、本発明の半導体回路は、相互コンダクタンス
gmが40〜20omSすなわち、ゲート幅が400〜
200011m (活性層の電子濃度0.9〜2.0×
1017an−3ゲート長0.5〜2μm の場合)に
対して、帰還抵抗Rfの値を500〜10にΩに選定し
て、回路の入出力インピーダンスを150〜2000Ω
に設定することにより、入出力の整合が容易で動作電流
が小さい高利得増幅回路を可能ならしめるものである。
gmが40〜20omSすなわち、ゲート幅が400〜
200011m (活性層の電子濃度0.9〜2.0×
1017an−3ゲート長0.5〜2μm の場合)に
対して、帰還抵抗Rfの値を500〜10にΩに選定し
て、回路の入出力インピーダンスを150〜2000Ω
に設定することにより、入出力の整合が容易で動作電流
が小さい高利得増幅回路を可能ならしめるものである。
実施例の説明
cr?LAsFETのゲート・ドレイン間に抵抗を挿入
した負帰還増幅回路のSパラメータは、FETの相互コ
ンダクタンスgm1帰還抵抗Rfに対して、第3図、第
4図に示すように変化する。なお、特性インピーダンス
は75Ωである。これらの図は、第1図、第2図の帰還
抵抗Rfが大きい部分を表わしている。帰還抵抗Rfと
共にlS2+lが大きくなることが分る。これらの図か
ら、帰還抵抗RfO値を入出力インピーダンスが整合す
る値よりも犬きく設計することにより、整合をとった場
合に比べてls2+lの値を著しく大きくすることがで
きる。
した負帰還増幅回路のSパラメータは、FETの相互コ
ンダクタンスgm1帰還抵抗Rfに対して、第3図、第
4図に示すように変化する。なお、特性インピーダンス
は75Ωである。これらの図は、第1図、第2図の帰還
抵抗Rfが大きい部分を表わしている。帰還抵抗Rfと
共にlS2+lが大きくなることが分る。これらの図か
ら、帰還抵抗RfO値を入出力インピーダンスが整合す
る値よりも犬きく設計することにより、整合をとった場
合に比べてls2+lの値を著しく大きくすることがで
きる。
一方、回路の入出力インピーダンスを150〜2000
Ωすなわちls++l 、l5221を−10〜−0,
5dBに設定することにより、入出力の整合回路はLC
回路により、容易に構成できる。
Ωすなわちls++l 、l5221を−10〜−0,
5dBに設定することにより、入出力の整合回路はLC
回路により、容易に構成できる。
本実施例では、GaAsFETの相互コンダクタンμm
に設定した。一方、帰還抵抗Rfを4にΩに設定した。
に設定した。一方、帰還抵抗Rfを4にΩに設定した。
このとき、回路の入力インピーダンスは、約7OOΩで
l S +11は一2dBとなる。また、このときのl
S 211の値は、約19dBとなり、整合をとった
場合の値約10(IBに比べて、はぼ2倍となる。
l S +11は一2dBとなる。また、このときのl
S 211の値は、約19dBとなり、整合をとった
場合の値約10(IBに比べて、はぼ2倍となる。
キャリア密度I X 10 ”cm ’のエピタキシャ
ル基板を用いて実際に作製した本発明回路のls2+1
の測定結果を第6図に示す。回路の設定値は、前述した
値である。5Q〜1000100Oの範囲で16dB以
上の値が得られている。第6図は、実際の使用に供する
ために入出力にLOで構成した路、2は入出力端子9、
容量7、コイル8よシなる入力整合回路、3は容量7、
コイル8、出力端子10よりなる出力整合回路である。
ル基板を用いて実際に作製した本発明回路のls2+1
の測定結果を第6図に示す。回路の設定値は、前述した
値である。5Q〜1000100Oの範囲で16dB以
上の値が得られている。第6図は、実際の使用に供する
ために入出力にLOで構成した路、2は入出力端子9、
容量7、コイル8よシなる入力整合回路、3は容量7、
コイル8、出力端子10よりなる出力整合回路である。
回路の入力インピーダンスが約700Ωで、FETの入
力インピーダンスよシかなシ小さくなっているために整
合回路の構成は容易であった。
力インピーダンスよシかなシ小さくなっているために整
合回路の構成は容易であった。
このように、入出力を整合した状態での電力利得は、1
00100Oで約18dBであシ、帰還抵抗Rfで入出
力の整合をとった増幅器の約10dBに比べて著しく大
きくなっている。一方、動作電流については、変化しな
い。また、帰還抵抗Rfが大きいために雑音指数NFお
:びアイソレーションが著しく改善されている。
00100Oで約18dBであシ、帰還抵抗Rfで入出
力の整合をとった増幅器の約10dBに比べて著しく大
きくなっている。一方、動作電流については、変化しな
い。また、帰還抵抗Rfが大きいために雑音指数NFお
:びアイソレーションが著しく改善されている。
なお、以上の説明では、シングルグー)FITを用いた
場合を説明したが、デュアルゲートFETの場合でも同
様の効果が得られる。また、上記説明では、帰還回路に
容量を挿入した場合を説明したが、−これはなくてもよ
い。
場合を説明したが、デュアルゲートFETの場合でも同
様の効果が得られる。また、上記説明では、帰還回路に
容量を挿入した場合を説明したが、−これはなくてもよ
い。
発明の効果
以上、述べたように、本発明はGaAsFE’l’
のゲート・ドレイン間に抵抗および容量を挿入するいわ
ゆる負帰還形広帯域増幅動作において、FETのゲート
幅を400〜2000μm、帰還抵抗を600〜10に
Ωの範囲内に選定して、回路の入出力インピーダンスを
160〜2000Ωに設定することにより、入出力の整
合が容易な低電流動作高利得増幅器の作製を可能にする
ものであシ、実用上の効果が大きい。
のゲート・ドレイン間に抵抗および容量を挿入するいわ
ゆる負帰還形広帯域増幅動作において、FETのゲート
幅を400〜2000μm、帰還抵抗を600〜10に
Ωの範囲内に選定して、回路の入出力インピーダンスを
160〜2000Ωに設定することにより、入出力の整
合が容易な低電流動作高利得増幅器の作製を可能にする
ものであシ、実用上の効果が大きい。
第1図、第2図は、半導体回路における相互コンダクタ
ンスgmをパラメータとした帰還゛゛抵抗fに対するl
S 211およびls++ l 、 15221
の変化を示す図、第3図、第4図は、帰還抵抗Rfが大
きい場合の第1図、第2図と同様の図、第5図は、本発
明の実施例の回路におけるl S 2+ 1の測定結果
を示す図、第6図は入出力にLCによる整合回路を付加
した高利得増幅回路の実施例を示す図である。 1・・・・負帰還回路、2・・・・・・入力整合回路、
3・・・19.出力整合回路、4・・・・・・GaAs
MESFET、s・・・・・・帰還抵抗Rf、6・・・
・・・帰還容量Cf、 了・・・・・・容量、8・・
・・・・コイル。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第 2 図 嘩遺抵抗尺f(り 第 3 区 シ号シ還棟Ef (Kす
ンスgmをパラメータとした帰還゛゛抵抗fに対するl
S 211およびls++ l 、 15221
の変化を示す図、第3図、第4図は、帰還抵抗Rfが大
きい場合の第1図、第2図と同様の図、第5図は、本発
明の実施例の回路におけるl S 2+ 1の測定結果
を示す図、第6図は入出力にLCによる整合回路を付加
した高利得増幅回路の実施例を示す図である。 1・・・・負帰還回路、2・・・・・・入力整合回路、
3・・・19.出力整合回路、4・・・・・・GaAs
MESFET、s・・・・・・帰還抵抗Rf、6・・・
・・・帰還容量Cf、 了・・・・・・容量、8・・
・・・・コイル。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第 2 図 嘩遺抵抗尺f(り 第 3 区 シ号シ還棟Ef (Kす
Claims (1)
- ゲート幅が400〜2000μmのガリウム砒素電界効
果トランジスタのゲート・ドレイン間に500Ω〜1o
xΩの抵抗値を有する抵抗が挿入されるとともに、入出
力インピーダンスが160〜2000Ωに設定されたこ
とを特徴とする半導体回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21075182A JPS59100578A (ja) | 1982-12-01 | 1982-12-01 | 半導体回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21075182A JPS59100578A (ja) | 1982-12-01 | 1982-12-01 | 半導体回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59100578A true JPS59100578A (ja) | 1984-06-09 |
JPH0436460B2 JPH0436460B2 (ja) | 1992-06-16 |
Family
ID=16594517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21075182A Granted JPS59100578A (ja) | 1982-12-01 | 1982-12-01 | 半導体回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59100578A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6377165A (ja) * | 1986-09-19 | 1988-04-07 | Mitsubishi Electric Corp | 半導体装置 |
-
1982
- 1982-12-01 JP JP21075182A patent/JPS59100578A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6377165A (ja) * | 1986-09-19 | 1988-04-07 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0436460B2 (ja) | 1992-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08130419A (ja) | 増幅器並びにこれを有する受信機及び通信機 | |
US7129804B2 (en) | Reflection loss suppression circuit | |
JPH09246877A (ja) | 低ノイズ・高直線性のhemt−hbt複合装置 | |
KR0157206B1 (ko) | 저잡음 증폭기 | |
JPS59100578A (ja) | 半導体回路 | |
KR100509190B1 (ko) | 증폭 회로 | |
JPS63219210A (ja) | Fet増幅器 | |
JP3231449B2 (ja) | マイクロ波回路 | |
JPH02113610A (ja) | 最適な安定性、利得および雑音制御を持つ低雑音マイクロ波増幅器 | |
EP1724918A1 (en) | SiGe differential cascode amplifier with Miller effect resonator | |
JPS6251812A (ja) | 広帯域負帰還増幅回路 | |
JPS5927612A (ja) | 増幅回路 | |
WO2023243068A1 (ja) | 帰還型増幅器 | |
JPH0572132B2 (ja) | ||
JP3207451B2 (ja) | マイクロ波半導体装置 | |
JPH11205055A (ja) | 可変利得差動増幅回路 | |
JPS60140907A (ja) | 半導体集積回路 | |
JPS6119133B2 (ja) | ||
JP2822498B2 (ja) | デュアルゲートfet | |
JP2500541B2 (ja) | マイクロ波増幅回路 | |
JPH04313904A (ja) | 低雑音増幅器 | |
JPH02180412A (ja) | 広帯域増幅器 | |
JPS5935466A (ja) | 半導体集積回路 | |
JPH07336166A (ja) | 高周波増幅器 | |
JPS6314504A (ja) | 増幅回路 |