JPS589582B2 - ハンドウタイソウチノ セイゾウホウホウ - Google Patents
ハンドウタイソウチノ セイゾウホウホウInfo
- Publication number
- JPS589582B2 JPS589582B2 JP49018911A JP1891174A JPS589582B2 JP S589582 B2 JPS589582 B2 JP S589582B2 JP 49018911 A JP49018911 A JP 49018911A JP 1891174 A JP1891174 A JP 1891174A JP S589582 B2 JPS589582 B2 JP S589582B2
- Authority
- JP
- Japan
- Prior art keywords
- element substrate
- semiconductor element
- conductive base
- melting point
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Die Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法、特にダイオード、ト
ランジスタ等の素子を含む半導体素子基板の電極板又は
冷却板等への取付方法に関する。
ランジスタ等の素子を含む半導体素子基板の電極板又は
冷却板等への取付方法に関する。
一般に半導体装置において信頼度を向上することは重要
な課題である。
な課題である。
この信頼度は、製法によっても異なるが、主に表面劣化
と、鑞材疲労は、断続通電による半導体素子基板の熱サ
イクルによつて半導体素子基板に付着している鑞材が疲
労し破壊するために起る。
と、鑞材疲労は、断続通電による半導体素子基板の熱サ
イクルによつて半導体素子基板に付着している鑞材が疲
労し破壊するために起る。
この種の破壊は、半導体素子基板が鑞材を介して取付け
られている導電基台（通常は金属）の材質、面積、厚さ
、及ｂ鑞材自体の融点、厚さ、さらには全体の温度変化
によって決定される。
られている導電基台（通常は金属）の材質、面積、厚さ
、及ｂ鑞材自体の融点、厚さ、さらには全体の温度変化
によって決定される。
一般に、硬鑞（融点が４５０℃以上のもの）については
特に指定されていないが、軟鑞（４５０℃より低い融点
のもの）については、信頼度を決定する熱サイクルのオ
ン・オフ回数は、次式で表わされる。
特に指定されていないが、軟鑞（４５０℃より低い融点
のもの）については、信頼度を決定する熱サイクルのオ
ン・オフ回数は、次式で表わされる。
ここで、Ｎはオン・オフ回数、ΔＴは温度差、ｆ （Ｄ
）は素子のＰＮ接合径、Ｃは金属間の熱膨脹係数の差に
よる定数である。
）は素子のＰＮ接合径、Ｃは金属間の熱膨脹係数の差に
よる定数である。
従って、高信頼度が要求される場合は、硬鑞を使用する
合金法によるのが普通である。
合金法によるのが普通である。
オンオフ回数を無限に近づけるため、たがいに合金され
る基板半導体と基台導電体の熱膨脹係数をたがいに等し
く且つ使用される鑞材のウエット性を良好にして、得ら
れる合金結合を熱サイクルの応力によって可塑性変形が
生じないように強じんにすることがこの場合重量である
。
る基板半導体と基台導電体の熱膨脹係数をたがいに等し
く且つ使用される鑞材のウエット性を良好にして、得ら
れる合金結合を熱サイクルの応力によって可塑性変形が
生じないように強じんにすることがこの場合重量である
。
このため通常、銀−シリコン、アルミニウムーシリコン
、金−シリコン、銀一鉛−アンチモンーシリコン等の合
金結合が用いられる。
、金−シリコン、銀一鉛−アンチモンーシリコン等の合
金結合が用いられる。
従来の合金法による半導体素子の取付は、例えば、第１
図に示すように、高融点金属の導電基台１上にアルミニ
ウム円板などの鑞材層２とシリコンなどの半導体素子基
板３を順次載置しておいて水素中又は真空中の還元性雰
囲気あるいは不活性ガス雰囲気中で高温処理することに
より基板３を鑞材層２を共晶合金して行われている。
図に示すように、高融点金属の導電基台１上にアルミニ
ウム円板などの鑞材層２とシリコンなどの半導体素子基
板３を順次載置しておいて水素中又は真空中の還元性雰
囲気あるいは不活性ガス雰囲気中で高温処理することに
より基板３を鑞材層２を共晶合金して行われている。
しかるに、この場合に問題となるのは、導電基台１が高
融点であるため、このような合金温度では満足のゆくウ
エット性乃至鑞付強度が得られないことである。
融点であるため、このような合金温度では満足のゆくウ
エット性乃至鑞付強度が得られないことである。
また、介在される鑞材層は通常４０〜５０μ程度に薄い
ため、しわ、まがり、２枚重なり等が生じ、作業性が悪
い。
ため、しわ、まがり、２枚重なり等が生じ、作業性が悪
い。
更に技術的にも、小形のものや複雑形状のものについて
は鑞材の製作及び位置決め等が極めて困難である欠点が
ある。
は鑞材の製作及び位置決め等が極めて困難である欠点が
ある。
本発明は、斯かる従来技術の問題点を解決するためにな
されたものであって、作業性よく強じんな結合を得るこ
とのできる半導体装置の製造方法を提供することを目的
とするものである。
されたものであって、作業性よく強じんな結合を得るこ
とのできる半導体装置の製造方法を提供することを目的
とするものである。
この目的を達成するため、本発明による方法は高融点導
電基台の表面に、半導体素子基板と共晶合金を作るアル
ミニウム等の融点が４５０℃以上の硬鑞からなる鑞材金
属をニッケルからなる耐蝕性金属を介して予じめ張り合
せ（クラツド）、所定形状に打抜いた後、半導体素子基
板を固着させることを特徴とするものである。
電基台の表面に、半導体素子基板と共晶合金を作るアル
ミニウム等の融点が４５０℃以上の硬鑞からなる鑞材金
属をニッケルからなる耐蝕性金属を介して予じめ張り合
せ（クラツド）、所定形状に打抜いた後、半導体素子基
板を固着させることを特徴とするものである。
この張り合せ基台の製法には、鋳造法、鍛造法、圧延法
などがあるが、本発明の実施例によれば、基台表面に直
接に鑞材金属を張り合せしないことにより基台との間の
ウエット性向上を図ることができる。
などがあるが、本発明の実施例によれば、基台表面に直
接に鑞材金属を張り合せしないことにより基台との間の
ウエット性向上を図ることができる。
本発明の方法は、張り合せ材を基台が必要とする所定形
状に打抜き、得られた基台上に半導体素子基板を重ねて
水素又は真空中の還元雰囲気あるいは不活性ガス雰囲気
中で高温処理することにより半導体素子基板と鑞材金属
との共晶合金を介して該基板を導電基台に固着するもの
である。
状に打抜き、得られた基台上に半導体素子基板を重ねて
水素又は真空中の還元雰囲気あるいは不活性ガス雰囲気
中で高温処理することにより半導体素子基板と鑞材金属
との共晶合金を介して該基板を導電基台に固着するもの
である。
本発明によれば、導電基台と半導体基板との合金強度及
びウエット性が良好で、小型、複雑形状の素子の取付け
に際しても簡単に且つ確実に素子基板を基台に固着し得
、作業性もよくなる。
びウエット性が良好で、小型、複雑形状の素子の取付け
に際しても簡単に且つ確実に素子基板を基台に固着し得
、作業性もよくなる。
以下、図面を参照して本発明の実施例を詳述する。
第２図は、本発明による導電基台を示すもので、これは
前述の如く張り合せ材から打抜かれたものである。
前述の如く張り合せ材から打抜かれたものである。
モリブデン等の高融点金属からなり望ましくは線膨脹係
数がシリコンのそれに近似して約５Ｘ１０ −６／℃以
下である導電基台１の表面には、ニッケル等の耐蝕金属
層２ａが不活性ガス雰囲気中で圧延法又は鍛造法で張り
合され、更にその上にアルミニウム等の合金用金属層２
ｂが還元性雰囲気中で圧延法により張り合されている。
数がシリコンのそれに近似して約５Ｘ１０ −６／℃以
下である導電基台１の表面には、ニッケル等の耐蝕金属
層２ａが不活性ガス雰囲気中で圧延法又は鍛造法で張り
合され、更にその上にアルミニウム等の合金用金属層２
ｂが還元性雰囲気中で圧延法により張り合されている。
また、基台１に対する耐蝕金属層２ａ，金属層２ｂの厚
さの比は、層２ａが１ ０／１ ０ ０ ０ 〜５／１
０００、層２ｂが２０／１０００〜４ ０／１０００に
なるようにすれば、所望の強度、ウエットが得られる。
さの比は、層２ａが１ ０／１ ０ ０ ０ 〜５／１
０００、層２ｂが２０／１０００〜４ ０／１０００に
なるようにすれば、所望の強度、ウエットが得られる。
次に、第３図に示すように、第２図の基台１の表面上に
は、所定数のＰＮ接合を含む半導体素子基板３を載置し
て還元性雰囲気または不活性が雰囲気中で高温処理する
ことにより、合金処理する。
は、所定数のＰＮ接合を含む半導体素子基板３を載置し
て還元性雰囲気または不活性が雰囲気中で高温処理する
ことにより、合金処理する。
導電基台１の上には張り合せ耐蝕金属層２ａがあり、そ
の上部にあったアルミニウム層２ｂは基板３と共晶合金
を形成して結合している。
の上部にあったアルミニウム層２ｂは基板３と共晶合金
を形成して結合している。
以上に述べたところから明らかな様に、本発明によれば
、半導体装置として、導電基台と半導体基板との合金強
度及びウエット性が良好でしかも鑞材の熱疲労が改善さ
れたものが得られるという効果を有するものである。
、半導体装置として、導電基台と半導体基板との合金強
度及びウエット性が良好でしかも鑞材の熱疲労が改善さ
れたものが得られるという効果を有するものである。
その上、製造の際における不活性又は還元性雰囲気が完
全に保てなくとも導電基台上に耐蝕性の強いニッケルが
張り合せているので導電基台が酸化することなく半導体
素子基板と導電基台が強固に固着できるという効果も有
し、さらに半導体素子基板が小型あるいは複雑な形状の
ものであっても取り付け性が簡単になるという効果も有
するものである。
全に保てなくとも導電基台上に耐蝕性の強いニッケルが
張り合せているので導電基台が酸化することなく半導体
素子基板と導電基台が強固に固着できるという効果も有
し、さらに半導体素子基板が小型あるいは複雑な形状の
ものであっても取り付け性が簡単になるという効果も有
するものである。
なお、本発明はダイオードのみならずトランジスタ、サ
イリスク、集積回路等の取付けに際しても有効に利用し
うろこともちろんである。
イリスク、集積回路等の取付けに際しても有効に利用し
うろこともちろんである。
第１図は、従来の半導体素子基板の取付方法を説明する
ための断面図、第２図及び第３図は、本発明の実施例に
よる素子基板取付法を説明するための断面図である。 １ 図面において、１は導電基台、２，２ａ，２ｂは介
在金属層、８は半導体素子基板を示す。 なお、図中、同一符号は同一又は相当部分を示す。
ための断面図、第２図及び第３図は、本発明の実施例に
よる素子基板取付法を説明するための断面図である。 １ 図面において、１は導電基台、２，２ａ，２ｂは介
在金属層、８は半導体素子基板を示す。 なお、図中、同一符号は同一又は相当部分を示す。
Claims (1)
- １ 高融点導電基台上にニッケルからなる耐蝕金属層お
よびアルミニウムからなる合金用金属層を順次張り合わ
せた後、所定形状に打抜く工程、この所定形状に打抜か
れたものの上記合金金属層上に半導体素子基板を載置し
、還元性雰囲気または不活性ガス雰囲気中で高温処理す
ることにより、上記半導体素子基板と合金用金属との共
晶合金を介して上記半導体素子基板を高融点導電基台に
固着する工程を具備した半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49018911A JPS589582B2 (ja) | 1974-02-16 | 1974-02-16 | ハンドウタイソウチノ セイゾウホウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49018911A JPS589582B2 (ja) | 1974-02-16 | 1974-02-16 | ハンドウタイソウチノ セイゾウホウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS50114176A JPS50114176A (ja) | 1975-09-06 |
| JPS589582B2 true JPS589582B2 (ja) | 1983-02-22 |
Family
ID=11984776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49018911A Expired JPS589582B2 (ja) | 1974-02-16 | 1974-02-16 | ハンドウタイソウチノ セイゾウホウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589582B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54136762A (en) * | 1978-04-14 | 1979-10-24 | Toshiba Corp | Washer also working dehydrator |
| JPS5778144A (en) * | 1980-11-04 | 1982-05-15 | Hitachi Ltd | Semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS495207A (ja) * | 1972-04-28 | 1974-01-17 |
-
1974
- 1974-02-16 JP JP49018911A patent/JPS589582B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS495207A (ja) * | 1972-04-28 | 1974-01-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS50114176A (ja) | 1975-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5429992A (en) | Lead frame structure for IC devices with strengthened encapsulation adhesion | |
| JPH04326534A (ja) | 半導体装置のチップボンディング方法 | |
| JP3971456B2 (ja) | 装着ＳｉＣダイ及びＳｉＣ用ダイ装着方法 | |
| JPS589582B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPS63102326A (ja) | クラツド材 | |
| JP2602161B2 (ja) | 高放熱性集積回路パッケージ | |
| CN110957290A (zh) | 包括包含化合物sn/sb的焊料化合物的半导体器件 | |
| JPH0793329B2 (ja) | 半導体ペレツトの固定方法 | |
| JPH01169955A (ja) | 半導体装置 | |
| JPS6232622B2 (ja) | ||
| JPH02183538A (ja) | 半導体装置 | |
| JPH1197618A (ja) | シリコンウェハーの接合方法 | |
| JPS6142432B2 (ja) | ||
| JP2530360B2 (ja) | 半導体素子用ヒ―トシンク材料 | |
| JP3380058B2 (ja) | バンプ転写用フレーム | |
| JPS6233747B2 (ja) | ||
| JPS5917880B2 (ja) | 電気装置用基板 | |
| JPH0140514B2 (ja) | ||
| JP2552158Y2 (ja) | リードフレーム | |
| JPS60143636A (ja) | 電子部品 | |
| JPS59144160A (ja) | プラスチツク封止型ｉｃ | |
| JPH05144989A (ja) | リードフレームの製造方法とそれを用いた半導体素子の接合方法 | |
| JPH09232485A (ja) | 電子部品用複合材料およびその製造方法 | |
| JPH0575008A (ja) | 熱伝導材料とその製造方法 | |
| JPS62147736A (ja) | 半導体素子の搭載方法 |