JPH01169955A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01169955A
JPH01169955A JP62327699A JP32769987A JPH01169955A JP H01169955 A JPH01169955 A JP H01169955A JP 62327699 A JP62327699 A JP 62327699A JP 32769987 A JP32769987 A JP 32769987A JP H01169955 A JPH01169955 A JP H01169955A
Authority
JP
Japan
Prior art keywords
layer
alloy
heat sink
semiconductor device
composite material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62327699A
Other languages
English (en)
Inventor
Kenji Yamaguchi
健司 山口
Sadahiko Sanki
参木 貞彦
Yasuhiko Miyake
三宅 保彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP62327699A priority Critical patent/JPH01169955A/ja
Publication of JPH01169955A publication Critical patent/JPH01169955A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体装置、特にヒートシンクを介して半導
体素子が金属基板に搭載される半導体装置に関する。
〈従来の技術〉 従来のパワーIC等の半導体素子を搭載した半導体装置
は金属基板(Cu板)上に純Cu板をヒートシンクとし
てろう付し、そのヒートシンク上に半導体素子を固着し
たものである。
しかしながら半導体素子すなわちSi素子の熱膨張係数
αが3.5X 10−’/’Cであるのに対してヒート
シンクになっているCu板の熱膨張係数αは16.4 
X 10−6/’Cであり、両省の熱膨張差が大きいた
め、パワーIC等Si素子の実装密度が高く、サイズが
大きくなる場合にはその発熱に伴う熱応力により、ろう
何部にクラックあるいは、Si素子に割れが発生する場
合が多い。
そこで、ヒートシンクとしては、熱膨張係数αがSi素
子と金属基板の熱膨張係数αの中間の値を持ちしかも放
熱性を良好にするため熱伝導率の高いものが要求される
。 かかるヒートシンク材として、一般には、Mo板あ
るいはW板が使用されている。  しかしMo、Wは稀
少金属であるためコスト高になり、しかも加工性が悪い
という問題点を有する。
一方、熱伝導性が比較的良好で、熱膨張係数αの小さい
ヒートシンク材としてCu / F e−36%Ni合
金/ Cuの三層構造複合材も使用されている。  し
かし、このような複合材は金属基板がAl製の場合、基
板へのろう付が難しいという問題点を有する。
また、複合材のCu表面からのCuイオン流出が嫌われ
る場合には、その防止を図るために、めっき、蒸着、ス
パッタ等の表面処理が必要となり、製造工程が複雑にな
る。
そこで、金属基板がAJZ製の場合に、ろう付を容易に
するためにA It / F e −N i合金/AJ
2の三層複合材をヒートシンクとして使用している。
すなわち、第5図に示すように、AfL製の金属基板7
上に、ヒートシンク材としてFe−Ni系合金層1の両
面にAf1層3を形成したA It / F e −N
 i系合金/Aflの三層構造複合材21を使用し、こ
の三層構造複合材21の一方の面をろう材22にてAA
製の金属基板7上にろう付し、他方の面にSi素子8を
ろう月22にてろう付固着した半導体装置が使用されて
いる。
この場合、Afl製の金属基板7とA 1 / F e
−Ni合金/A、Qの三層複合材21およびパワーIC
等の半導体のろう付は、ろう材22としてAl1−10
%5i−10%Zn−4%Cu合金と、さらにフラック
ス(ZnCβ2の主成分〕を用いる。
フラックスはLiCjl、KCl1.、NaCl1等を
含み、電解質である上に吸湿性あるいは潮解性を有する
ことから、フラックスが残留するとろう何部で腐食が著
しく促進され、半導体装置としての信頼性が劣ることが
多々ある。
また、ろう材22は酸化しやすく、フラックスとの反応
も一定でないため、ろう何夜のろう材の均一な厚さの確
保が困難で、半導体装置としての信頼性が低いという問
題がある。
〈発明が解決しようとする問題点〉 本発明の目的は、前記した従来技術の問題点を解消し、
SL素子接合部の割れを防止し、ヒートシンクと金属基
板との接合性も向上させることによって半導体装置とし
ての信頼性を大幅に向上させることができる半導体装置
を提供することにある。
く問題点を解決するための手段〉 本発明者らは、ヒートシンク並びに金属基板の両者にA
lろう材/ A It / F e −N i系合金/
Al/AJ2ろう材の五層構造の複合材を使用すること
により、もしくはヒートシンクに前記五層構造の複合材
を、金属基板にAu材を使用することにより、半導体装
置としての信頼性を大幅に向上させることができること
を見出し、本発明を完成させるに至った。
さらに本発明者らは、Fe−Ni系合金層の少なくとも
一方の面にNi、TiおよびCr h)ら選ばれる1種
以上からなる金属層を形成し、さらにその両面にAl/
AJ2ろう材をそれぞれ形成した複合材をヒートシンク
並びに金属板の両者に使用すること、もしくは、上記複
合材をヒートシンクに、AJl材を金属基板に使用する
ことにより、半導体装置の信頼性をより大幅に向上させ
ることができることを見出し、本発明を完成させるに至
った。
すなわち、本発明の第1の態様によれば、Fe−Ni系
合金層の両面にAJ2層が体積率20〜70%で形成さ
れ、さらにその両面に5〜100μm厚の八λろう材が
形成されている五層構造複合材を金属基板およびヒート
シンクとし、前記金属、基板上の前記ヒートシンク上に
半導体素子が搭載されていることを特徴とする半導体装
置が提供される。
また、本発明の第2の態様によれば、Fe−Ni系合金
層の少なくとも一方の面にNi1TiおよびCrから選
ばれる1種以上からなる0、001〜5μmの金属層が
形成されており、さらにその両面にAJ2層が体積率2
0〜70%で形成され、さらにその両面に5〜100μ
mNのAfLろう材が形成されている複合材を金属基板
およびヒートシンクとし、前記金属板上の前記ヒートシ
ンク上に半導体素子が搭載されていることを特徴とする
半導体装置が提供される。
また、本発明の第3の態様によれば、Fe−Ni系合金
層の両面にAu層が体積率20〜70%で形成され、さ
らにその両面に5〜100μm厚のAIろう材が形成さ
れている五層構造複合材をヒートシンクとすると共にA
u材を金属基板とし、前記金属基板上の前記ヒートシン
ク上に半導体素子が搭載されていることを特徴とする半
導体装置が提供される。
さらに、本発明の第4の態様によれば、Fe−Ni系合
金層の少なくとも一方の面にNi、TiおよびCrから
選ばれる1f!以上からなる0、001〜5μmの金属
層が形成されており、さらにその両面にAl層が体積率
20〜70%で形成され、さらにその両面に5〜100
μm厚のAJlろう材が形成されている複合材をヒート
シンクとすると共にAj2材を金属基板とし、前記金属
基板上の前記ヒートシンク上に半導体素子が搭載されて
いることを特徴とする半導体装置が提供される。
上記発明の各態様においては、前記Fe−Ni系合金が
Fe−36%Ni合金であることが好ましい。
また、上記発明の各態様においては、前記Fe−Ni系
合金がCOを含む合金であることが好ましい。
以下、本発明を第1図〜第4図に基づいて詳細に説明す
る。なお、これら各図面中、第5図と同一部分には同一
符号を付してその説明を省略する。
第1図は、本発明の第1の態様に係る半導体装置10を
示し、Fe−Ni系合金層1の両面にAJ2層3を形成
し、さらにその両面にAlろう材4を形成してなる五層
構造複合材Sをヒートシンクおよび金属基板として用い
たものである。
本発明の第1態様に係る半導体装置10のヒートシンク
並びに金属基板として使用されるAflろう材/ A 
1 / F e −N i系合金/Aft/Aflろう
材の五層構造複合材5において、Fe−Ni系合金層1
は複合材の熱膨張係数αを小さくし、St素子8の熱膨
張係数αに近似させるという機能を有する。
Fe−Ni系合金としては、熱膨張係数αが低く、加工
性も良いインバー(Fe−36%Ni合金、α=1.5
xto−6/l)を使用するのが好ましいが、さらに熱
膨張係数αを低下させたい場合にはCOを含むFe−N
i系合金を使用することが好ましい。 例えば、Fe−
31%Ni−5,5%CO合金(温度O〜60℃でa=
0.5X10−’/’e)、Fe−29%Ni−17,
5%CO合金(温度30〜500℃でα=6゜oxto
−’/’c)等を好適に使用できる。
Al1ろう材/ A 12. / F e −N i系
合金/Al/Allろう材の五層構造の複合材5におい
て、Al層3は五層構造複合材5の縦弾性係数Eを小さ
くし、また、ろう付性が良好となるという機能を有する
本発明ではAλ層3は五層構造複合材5に対して体積率
が20〜70%になるように形成されている。 Aλ層
3の体積率を20〜70%に変えることにより五層構造
複合材5の熱膨張係数αを3.6XICM’〜12.4
 X 10−6/℃に適宜設定することができる。Aj
Zの体積率が20%未満であると、熱伝導率が低くなり
、一方、70%超になると線膨張係数が大きくなるので
好ましくない。
Al1層3の両面にAllろう材4を5〜100μmの
厚さで設けて五層構造複合材5を形成するのは、炉中雰
囲気ろう付において、均一なろう付層を確保するためで
ある。 また、あらかじめAlろう材4をAl2.層3
の両面に接合することにより接着性の信頼を向上させる
ためである。
Alろう材4を5〜100μm厚に形成するのは、心材
のA 11 / F e −N i系合金/Alの複合
材の低膨張材料に対して、AILろう材層4をあまり厚
くすると熱膨張係数が大きくなるためであり、過剰なろ
う材層は、ボイド(void)をつくるからである。 
Alろう材4の厚さを5μm未満とすると、炉中雰囲気
ろう付において、フラックスなしではろう材の供給量が
少なく接着が不可能であるからであり、100μm厚を
超えると前述のように五層構造複合材5全体の熱膨張係
数が大きくなるため不適となるからである。
このAILろう材4は、例えばAfi−10%5t−1
0%Zn−4%Cu合金等が好ましい。
なお、Al層3をFe−Ni系合金層1の両面に形成す
る方法としては、圧延圧接によるクラッド法、気相法(
蒸着、イオンブレーティング、スパッタ法、PVD等)
による金属接着等をあげることができる。
また、Afl、ろう材4をAl層3の両面に形成する方
法としては、圧延圧接によるクラッド法や気相法(蒸着
、イオンブレーティング、スパッタ法、PVD等)等に
よる方法がある。
このようにして形成した五層構造複合材5をヒートシン
クおよび金属板として用いるには、ヒートシンク用の五
層構造複合材5のAl1ろう材4と、金属基板用の五層
構造複合材5のAlろう材4とを炉中τ囲気中において
ろう付固定すればよく、さらにヒートシンクの他方のA
J2ろう材4上にSi素子8を同様に炉中雰囲気中にお
いてろう付固定することによって、本発明の第1の態様
に係る半導体装置10が提供される。
第2図は、本発明の第2の態様に係る半導体装置の一実
施例を示すもので、Fe−Ni系合金層1の少なくとも
一方の面にNi、TiおよびCrから選ばれる1種以上
からなる0、001〜5μmの金属層2が形成されてお
り、さらにその両面にAl層3およびAJZろう材4を
、前記本発明の第一の態様と同様の体積率および厚さで
形成して複合材7を成し、この複合材7をヒートシンク
および金属基板として用いて半導体装置11を提供する
ものである。
Fe−Ni系合金層1とAJ2層3の間にNi、Tiお
よびCrから選ばれる1種以上からなる0、001〜5
μmの金属層2を下地として用いるのは、Fe−Ni系
合金層1とAf1層3との間の温度上昇による拡散を防
止し、AJ2/Fe−Ni系合金層間に剥離しやすい金
属間化合物の形成を抑制して密着性を特に向上させるた
めである。
この金属層2の厚さは0.001〜5μmが好ましい。
 0.001μm未満であると拡散抑制効果が不十分に
なるので好ましくなく、一方、5μmを超えると複合材
の熱膨張係数並びに熱伝導率が好適な範囲外となるので
好ましくない。
このような下地層は電気めっき、無電解めっき、気相法
(蒸着、イオンブレーティング、スパッタ法、PVD)
、固体金属箔を利用した圧延圧接法あるいは拡散接合法
等により形成することができる。
第3図は本発明の第3の態様に係る半導体装置12を示
すもので、本発明の第1の態様において用いた五層構造
複合材5をヒートシンクに、AjZ材7を金属基板に用
いたものである。
この実施例においては、五層構造複合材5のAlろう材
4を、金属基板のA、9材7に炉中7囲気中においてろ
う付固定すればよい。
このように金属基板にAjZ材7を用いることによって
Aj2ろう材4との接合性を良好にし、接着性も安定さ
せる効果がある。
第4図は、本発明の第4の態様に係る半導体装置の一実
施例を示すもので、本発明の第2の態様において用いた
複合材6をヒートシンクに、Aj2材7を金属基板に用
いて半導体装置13としたものである。
この実施例においては、複合材6のAlろう材4を、金
属基板のAj2材7に炉中雰囲気中においてろう付固着
すればよい。
このように金属基板にAj2材7を用いることによって
、AJZろう材との接合性が良好で、高い信頼性が得ら
れるという効果がある。
〈実施例〉 以下、本発明を具体例に基づいて更に詳細に説明する。
〈実施例1〉 Fe−36%Ni合金の板厚0.70mmの両面に純A
l層を0.10mm形成し、さらにこの純Al層の表面
にAlろう材(AfL−10%5i−10%Zn−4%
Cu合金)を各々50μm厚設け1全板厚が1.0mm
になる五層構造複合材を冷間圧延圧接で製造した。
そしてこの五層構造複合材をヒートシンクと金属基板と
して使用するため互いに重ね合せ、水素気流中で炉中ろ
う付を565℃で短時間(3分間)行って接合し、さら
にヒートシンク部上にSi素子を搭載して第1図に示す
ような半導体装置を作製した。
この半導体装置で150℃の温度サイクル試験を行った
ところ、5層構造複合材を利用したヒートシンクと金属
基板との間およびヒートシンク部とSi素子との間の双
方ともに十分な接合が得られた。また、Si素子のろう
何部の?)」離およびSi素子の割れも全く生じなかっ
た。
〈実施例2〉 Fe−31%Ni−5,5%CO合金の板厚0.60m
mの両面に各々純Af1層を0.15mm形成し、さら
にこの純AJ2層の表面にAjZろう材(Affi−1
0%5t−10%Zn−4%Cu合金)を各々50μm
厚設け1全板厚が1.0mmになる五層構造複合材を冷
間圧延圧接で製造した。 そしてこの五層構造複合材を
、第1図に示すような構造のヒートシンクと金属基板と
して使用するため互いに重ね合せ、アンモニア分解ガス
(75%H2−25%N2)気流中で炉中ろう付を56
5℃で3分間行って接合し、さらにヒートシンク部上に
Si素子を搭載して半導体装置を作製した。
この半導体装置を所定条件で稼動させたところ、Si素
子のろう何部の剥離およびSi素子の割れもなく、良好
な実装特性を示した。 また、ヒートシンク部と金属基
板部との間も十分な接合が得られた。
〈実施例3〉 Fe−36%Ni合金の板厚1.40mmの両面にTi
を1.0μm厚真空蒸着し、この両面に各々純Au層を
0.20mm形成し、さらにこの純AJ2層の両表面に
Alろう材(Au2−10%5L−10%Zn−4%C
u合金)を各々0.10mm重ね合せて4段圧延機で冷
間圧延圧接し、全板厚が1.0mmになる七層の複合材
を製造し、これをヒートシンクと金属基板として使用す
るため互いに重ね合せ、水素気流中で炉中ろう付を57
0℃で3分間行って接合し、さらにヒートシンク部上に
Si素子を搭載して第2図に示すような半導体装置を作
製した。
この半導体装置を所定条件で稼動させたところ、Si素
子のろう何部の剥離およびSi素子の割れもなく良好な
半導体装置が得られた。
また、ヒートシンク部と金属基板との間も十分な接合が
得られた。
〈実施例4〉 Fe−36%Ni合金の板厚0.6mmの両面に純Al
層を0.2mm形成し、さらにこの純Au層の表面にA
u2ろう材(へλ−10%5L−10%Zn−4%Cu
合金)を各々100μm設け、全体厚が1.2mmにな
る五層構造複合材を冷間圧延圧接で製造した。
この五層構造複合材をヒートシンクとして、またAu2
材を金属基板として使用するため、これらを重ね合わせ
、炉中ろう付で接合し、さらにヒートシンク部上にSi
素子を搭載して第3図に示すような半導体装置を作製し
た。
この半導体装置でヒートサイクル試験を行ったところ、
五層構造複合材とAu2材との間の十分な接合が得られ
、またSi素子のろう何部の剥離およびSi素子の割れ
も全く生じなかった。
〈実施例5〉 Fe−36%Ni合金の板厚1.5mmの両面にNiを
1.0μm厚真空蒸着し、この両面に各々純AI!、層
を0.5mm形成し、さらにこの純Au層の表面にAu
2ろう材(AJI!−10%5i−10%Zn−4%C
u合金)を各々200mm重ね合せ、4段圧延機で冷間
圧延圧接し、全板厚が1.0mmになる七層の複合材を
製造した。
この複合材をヒートシンクとして、またAu2材を金属
基板として使用するため、これらを重ね合せ、炉中ろう
付で接合し、さらにヒートシンク部上にSi素子を搭載
して第4図に示すような半導体装置を作製した。
この半導体装置で通電加熱試験を行ったところ、上層構
造複合材とAl材との間の十分な接合が得られ、またS
i素子のろう何部の剥離およびSi素子の割れも全く生
じなかった。
く比較例〉 Fe−36%Ni合金の板厚0.2mmの両面に純AL
層を0.4mm形成して三層の複合材とし、この複合材
をヒートシンクとしてAl材の金属基板上にろう材(A
u−10%5i−10%Zn−4%Cu合金)をフラッ
クスを使い加熱してろう付した。 その後、この三層の
複合材上面にSi素子をろう材(Pb−5%Sn合金)
にてエポキシ樹脂胴箔面上においてろう付固定して半導
体装置を作製した。
この半導体装置でヒートサイクル試験を行ったところ、
三層の複合材とAl1材との間での接合はろう付接合不
安定で剥離し、Si素子にも割れが生じた。
〈発明の効果〉 以上詳述したように本発明によれば、半導体装置のヒー
トシンク並びに金属基板として使用する複合材の熱膨張
係数αを、複合材のAl1層の体積率を20〜70%に
変えることによりα=3.6X10−’〜12.4X 
10−’/℃までSi素子の熱膨張係数に近い値に自由
に選定できるので、従来生じていたSi素子の割れの発
生が防止できる。
また、本発明の複合材の最外層両面にはAlろう材を形
成してなるものなので、Si素子および金属基板へのろ
う付固着性が良好で安定したものとなる。 特に、この
複合材によるろう付は雰囲気中での炉中ろう付のためフ
ラックスによる不均一な接合性並びに残留がなく、信頼
性の高い半導体装置を提供することができる。
また、Si素子の大型化、あるいは特にパワーICの容
量が大きくなった場合にも本発明の複合材のFe−Ni
系合金層の体積率を大きくしてSi素子との熱膨張係数
を整合させることができ、発生する熱応力を抑制でき、
しかも熱放散性が優れているため、高信顆性の半導体装
置を提供することができる。
さらに、本発明の半導体装置はヒートシンクまたは金属
基板に使用する複合材のFe−Ni系合金層に特定の下
地処理をしておくことにより、ヒートシンクと金属基板
の密着性が特に優れたものとなる。
また、本発明で使用する複合材は蒸着、スパッタ等の気
相法並びに圧延圧接にょる圧接法で製造できるので、本
発明の半導体装置は、量産性に適した安価なものとなる
【図面の簡単な説明】
第1図、第2図、第3図および第4図は、それぞれ本発
明の第1、第2、第3および第4実施態様を示す半導体
装置の断面図である。 第5図は、従来例を示す半導体装置の断面図である。 符号の説明 1・・・Fe−Ni系合金層、 2・・・金属層、 3・・・Al1層、 4・・・AILろう材、 5・・・5層構造複合材、 6・・・複合材、 7・・・AJZ製金属基板、 8・・・Si素子、 10.11.12.13・・・半導体装置FjG、1 f13,5

Claims (12)

    【特許請求の範囲】
  1. (1)Fe−Ni系合金層の両面にAl層が体積率20
    〜70%で形成され、さらにその両面に5〜100μm
    厚のAlろう材が形成されている五層構造複合材を金属
    基板およびヒートシンクとし、前記金属基板上の前記ヒ
    ートシンク上に半導体素子が搭載されていることを特徴
    とする半導体装置。
  2. (2)前記Fe−Ni系合金がFe−36%Ni合金で
    あることを特徴とする特許請求の範囲第1項に記載の半
    導体装置。
  3. (3)前記Fe−Ni系合金がCOを含む合金であるこ
    とを特徴とする特許請求の範囲第1項に記載の半導体装
    置。
  4. (4)Fe−Ni系合金層の少なくとも一方の面にNi
    、TiおよびCrから選ばれる1種以上からなる0.0
    01〜5μmの金属層が形成されており、さらにその両
    面にAl層が体積率20〜70%で形成され、さらにそ
    の両面に5〜100μm厚のAlろう材が形成されてい
    る複合材を金属基板およびヒートシンクとし、前記金属
    板上の前記ヒートシンク上に半導体素子が搭載されてい
    ることを特徴とする半導体装置。
  5. (5)前記Fe−Ni系合金がFe−36%Ni合金で
    あることを特徴とする特許請求の範囲第4項に記載の半
    導体装置。
  6. (6)前記Fe−Ni系合金がCOを含む合金であるこ
    とを特徴とする特許請求の範囲第4項に記載の半導体装
    置。
  7. (7)Fe−Ni系合金層の両面にAl層が体積率20
    〜70%で形成され、さらにその両面に5〜100μm
    厚のAlろう材が形成されている五層構造複合材をヒー
    トシンクとすると共にAl材を金属基板とし、前記金属
    基板上の前記ヒートシンク上に半導体素子が搭載されて
    いることを特徴とする半導体装置。
  8. (8)前記Fe−Ni系合金がFe−36%Ni合金で
    あることを特徴とする特許請求の範囲第7項に記載の半
    導体装置。
  9. (9)前記Fe−Ni系合金がCOを含む合金であるこ
    とを特徴とする特許請求の範囲第7項に記載の半導体装
    置。
  10. (10)Fe−Ni系合金層の少なくとも一方の面にN
    i、TiおよびCrから選ばれる1種以上からなる0.
    001〜5μmの金属層が形成されており、さらにその
    両面にAl層が体積率20〜70%で形成され、さらに
    その両面に5〜100μm厚のAlろう材が形成されて
    いる複合材をヒートシンクとすると共にAl材を金属基
    板とし、前記金属基板上の前記ヒートシンク上に半導体
    素子が搭載されていることを特徴とする半導体装置。
  11. (11)前記Fe−Ni系合金がFe−36%Ni合金
    であることを特徴とする特許請求の範囲第10項に記載
    の半導体装置。
  12. (12)前記Fe−Ni系合金がCOを含む合金である
    ことを特徴とする特許請求の範囲第10項に記載の半導
    体装置。
JP62327699A 1987-12-24 1987-12-24 半導体装置 Pending JPH01169955A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62327699A JPH01169955A (ja) 1987-12-24 1987-12-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62327699A JPH01169955A (ja) 1987-12-24 1987-12-24 半導体装置

Publications (1)

Publication Number Publication Date
JPH01169955A true JPH01169955A (ja) 1989-07-05

Family

ID=18201990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62327699A Pending JPH01169955A (ja) 1987-12-24 1987-12-24 半導体装置

Country Status (1)

Country Link
JP (1) JPH01169955A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007278734A (ja) * 2006-04-03 2007-10-25 Asahi Kasei Electronics Co Ltd 磁気センサ及びその製造方法
JP2007278733A (ja) * 2006-04-03 2007-10-25 Asahi Kasei Electronics Co Ltd 磁気センサ及びその製造方法
JP2008166356A (ja) * 2006-12-27 2008-07-17 T Rad Co Ltd アルミニューム製ヒートシンクの製造方法
US8169215B2 (en) 2006-04-13 2012-05-01 Asahi Kasei Emd Corporation Magnetic sensor and method of manufacturing thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007278734A (ja) * 2006-04-03 2007-10-25 Asahi Kasei Electronics Co Ltd 磁気センサ及びその製造方法
JP2007278733A (ja) * 2006-04-03 2007-10-25 Asahi Kasei Electronics Co Ltd 磁気センサ及びその製造方法
US8169215B2 (en) 2006-04-13 2012-05-01 Asahi Kasei Emd Corporation Magnetic sensor and method of manufacturing thereof
JP2008166356A (ja) * 2006-12-27 2008-07-17 T Rad Co Ltd アルミニューム製ヒートシンクの製造方法

Similar Documents

Publication Publication Date Title
US8763884B2 (en) Joint with first and second members with a joining layer located therebetween containing Sn metal and another metallic material; methods for forming the same joint
CN102917835B (zh) 接合材料、接合材料的制造方法以及接合结构的制造方法
KR960010166B1 (ko) 확산접합된 스패터링타게트조립체 및 그 제조방법
US5901901A (en) Semiconductor assembly with solder material layer and method for soldering the semiconductor assemly
EP2530707B1 (de) Verfahren zur Herstellung eines Moduls und der Modul
KR20110033117A (ko) 파워 모듈용 기판, 파워 모듈, 및 파워 모듈용 기판의 제조 방법
JPH03216909A (ja) 補強された直接結合銅構造体
JPH09312361A (ja) 電子部品用複合材料およびその製造方法
RU2196683C2 (ru) Подложка, способ ее получения (варианты) и металлическое соединенное изделие
JPH06268117A (ja) 半導体装置用放熱基板およびその製造方法
JPS59212187A (ja) 硬質はんだ合金及びそれを用いて硬質はんだ結合を行なう方法
JP2005032834A (ja) 半導体チップと基板との接合方法
TWI283463B (en) Members for semiconductor device
JPH01169955A (ja) 半導体装置
JP2008221290A (ja) 接合体および接合方法
JP5640569B2 (ja) パワーモジュール用基板の製造方法
DE10260851B4 (de) Verfahren zur Herstellung einer Kühlvorrichtung für Leistungsbauelemente, Kühlvorrichtung und elektronisches Steuergerät
US6789723B2 (en) Welding process for Ti material and Cu material, and a backing plate for a sputtering target
JP2000068396A (ja) ハーメチックシール用カバー
JPS61121489A (ja) 基板製造用Cu配線シ−ト
JP3733708B2 (ja) アルミニウムを用いるシリコンウェハーの接合方法
JPH0429465B2 (ja)
JPS63296361A (ja) 半導体装置
JPH02348A (ja) 半導体装置
JP2503779B2 (ja) 半導体装置用基板