JPS5893334A - 珪素半導体装置の製造方法 - Google Patents

珪素半導体装置の製造方法

Info

Publication number
JPS5893334A
JPS5893334A JP19219981A JP19219981A JPS5893334A JP S5893334 A JPS5893334 A JP S5893334A JP 19219981 A JP19219981 A JP 19219981A JP 19219981 A JP19219981 A JP 19219981A JP S5893334 A JPS5893334 A JP S5893334A
Authority
JP
Japan
Prior art keywords
semiconductor device
silicon semiconductor
heat treatment
carbon
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19219981A
Other languages
English (en)
Inventor
Hirosaku Yamada
山田 啓作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP19219981A priority Critical patent/JPS5893334A/ja
Publication of JPS5893334A publication Critical patent/JPS5893334A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、珪素半導体装置の製造方法、特にそのrツタ
リング方法に関する。
発明の技術的背景とその問題点 半導体装置の製造において、金属元素の珪素半導体基板
中への侵入による汚染を取シ除くために、従来いわゆる
、りんrツタリングが用いられてきた。しかし、シんr
ツタリングは通常1000℃近傍の温度の単独熱処理工
程で行なわれるため、半導体装置、特に高密度集積回路
を製作する場合、不純物拡散、の制御上、不都合表面が
生じる。
発明の目的 本発明の目的は、ダツタリングのための専用の高温熱処
理工場を除くことを可能とした珪素半導体装置の製造方
法を提供するヒとKある。
発明の概要 本発明は、珪素半導体基板の素子形成面上の一部、ある
いは裏面上の一部もしくは全面に、げ  墨 イオン注入法にて炭素イオンをI X 1 ’0  個
/。
を越える注入ピーク濃度で注入せしめ、半導体装置製造
工程に含まれる熱処理工程を利用して、珪素半導体基板
中和予め含まれている、あるいは製造工程中において汚
染によ〕侵入する金属元素を炭素イオン注入層に?’フ
ッタングすることを特徴としている。
発明の効果 本発明によれば、製造工程中にゲッタリングの為の高温
の熱処理工程を格別に入れる必要がなく、不純物の拡散
制御上、好ましい結果が得られる。
発明の実施例 本発明の一実施例として、あらかじめ銅を1×10 個
/3s度ドーピングしたpタイプ珪素半導体基板に1通
常の方法にょシ形成した接合の逆方向リーク電流測定結
果忙ついて説明する。
fa1図は周込た半導体装置接合断面の概略図を示した
もので、1は円形のpタイプ珪素半導体基板、2は81
02酸化膜、3はヒ素注入層、4はCVI)法により形
成し九5io2酸化膜、5はアルj ニウム配線層であ
る。接合の大きさは48o×200μmであり、逆方向
電圧は5vである。
炭素イオンの注入は、半導体装置製造工程の如 !めに、珪素半導体基板1の裏面半分に加速電圧130
 key、  ドーズ量1×lθ 個/elRで行なっ
た。第1図の6は炭素イオン注入層を示して一方、比較
のため公知の技術であるアルジン・イオンの注入を炭素
イオンの場合と同様の条件で注入した。
注入後、以後の熱処理による酸化によって炭素イオン注
入層6が基板1を侵蝕するのを押えるため、窒化珪素膜
をcvD法にて800’で1000Xの厚さ基板1の裏
面のみに形成した。
その他の熱処理工程はcvo −5io2酸化膜4の形
成温度である550tl:、及び配線層5を構成するア
ルきニウムのシンタ一温度である450℃を除いて、全
て100OCあるいはsoo℃であシ、1000℃、s
oo℃の合計時間は6時間である。
ts2図の斜線部11は円形珪素半導体基板1上の炭素
及びアルジンの注入領域を示し、12は逆方向リーク電
流を測定した接合め付蓋を番:1: 号で示した本のである。
第3図に炭素、アルノン注入を共に行なわなかった場合
、すなわちゲッタリングを行なゎなかった場合の、10
00℃の熱′処理工種後における逆方向リーク電流の測
定結果を示す。
また、第4図、第5図に炭素イオンを第2図の領域11
へ上記条件で注入した場合の、1000℃の熱処理工程
後及び800℃の熱処理工程後における逆方向リーク電
流の測定結果をそれぞれ示す。
さらに、第6図にアルジンを同じ条件で注入した場合の
1000℃の熱処理工程後における同様の測定結果を示
す。
以A定結果から本発明による炭素イオン注入を用いたゲ
ッタリングの効果は明らかであ)、アルゴン注入忙よる
ゲッタリングを上回る効果が得られる。とれは炭素イオ
ンの注入により珪素半導体基板り内の一部に炭化珪素析
出物が生じるためである。そして、この炭化珪素析出物
を1100℃(半導体装置製造プロセス中の最高熱処理
温度)以下の熱処理工程において得るためには、炭素イ
オンの注入ピーク濃度が1×10 個/1Mを越える必
要があるととが確認゛された。
上記の実施例では炭素イオンを珪素半導体基板裏面に注
入したが、半導体素子形成面上でも素子領域以外に注入
した場合も、同様の効果が得られることは言うまでもな
い、さらに実施例では製造工程の始めに炭素イオン注入
を行なったが、当然ながら製造工程の途中に炭素イオン
注入を行なっても同様の結果が得られる。また例えば炭
素イオンの注入ピーク濃度を上げれば、注入後の熱処理
工程が700℃のみであってもゲッタリング効果が得ら
れた。
さらに実施例では簡単な接合についてのみ述べたが、本
発明はnタイプ、あるいはpタイプ珪素半導体基板上に
形成されるトランジスタあるいは集積回路に対しても、
ゲッタリング効果によシ著しい特性向上が期待できるこ
とは言うまで亀ない。
【図面の簡単な説明】
第1図は本発明の詳細な説明するための試作評価を行な
った半導体装置の接合断面の概略し1、第2図は珪素半
導体基板の炭素イオン注入、I−と逆方向リーク電流の
測定位置を示す図、第3図はケ゛ツタリングを行なわな
い場合の逆方向・リーク電流の測定結果を示す図、第4
図およびfAs図は炭素イオン注入によるrツタリング
をそれぞれ1000℃、800℃の熱処理工程で行なっ
た場合の逆方向リーク電流の測定結果を示す図、第6図
はアルゴン注入によるrツタリングを1000℃の熱処
理工程で行なった場合の遊方向リーク電流の測定結果を
示す図である。 1・・・pタイプ珪素基板、2・・・5to2酸化膜、
3・・・出願人代理人 弁理士 鈴 江 武 彦第1@ 館2図 第4図 1’l 1 a I I ! 涜11大、イ立 1番号

Claims (1)

    【特許請求の範囲】
  1. 珪素半導体基板の素子形成面上の一部、あるいは裏面上
    の一部もしくは全面に、イオン注入法にて炭素イオンを
    1×1o“1′個/as 5を越える注入ピーク濃度で
    注入し、珪素半導体基板中に侵入した金属元素を半導体
    装置製造工程中の熱処理工程にて炭素イオン注入層1’
    l’ツタリングせしめることを特徴とする珪素半導体装
    置の製造方法。
JP19219981A 1981-11-30 1981-11-30 珪素半導体装置の製造方法 Pending JPS5893334A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19219981A JPS5893334A (ja) 1981-11-30 1981-11-30 珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19219981A JPS5893334A (ja) 1981-11-30 1981-11-30 珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5893334A true JPS5893334A (ja) 1983-06-03

Family

ID=16287319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19219981A Pending JPS5893334A (ja) 1981-11-30 1981-11-30 珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5893334A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62235741A (ja) * 1986-04-07 1987-10-15 Nec Corp 半導体基板
JP2010016099A (ja) * 2008-07-02 2010-01-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法
CN109192743A (zh) * 2018-09-04 2019-01-11 德淮半导体有限公司 图像传感器及其形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62235741A (ja) * 1986-04-07 1987-10-15 Nec Corp 半導体基板
JP2010016099A (ja) * 2008-07-02 2010-01-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法
CN109192743A (zh) * 2018-09-04 2019-01-11 德淮半导体有限公司 图像传感器及其形成方法

Similar Documents

Publication Publication Date Title
US4113515A (en) Semiconductor manufacturing method using buried nitride formed by a nitridation treatment in the presence of active nitrogen
US4273805A (en) Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer
KR940008728B1 (ko) 반도체 장치 및 그 제조방법
US4002501A (en) High speed, high yield CMOS/SOS process
US5780330A (en) Selective diffusion process for forming both n-type and p-type gates with a single masking step
JPH0628311B2 (ja) 埋込みチャンネル型電荷結合装置の製造法
EP0077387A1 (en) Process for manufacturing cmos semiconductor devices
JPH07105454B2 (ja) ショットキーバイポーラトランジスタを有するcmos構造を製造する方法
JPS6025894B2 (ja) イオン打込みを用いた半導体装置の製造方法
JPS5836499B2 (ja) 2層マスクを用いた半導体デバイスの製造方法
US4668973A (en) Semiconductor device passivated with phosphosilicate glass over silicon nitride
CA1124408A (en) Method of producing a metal-semiconductor field-effect transistor
US4535529A (en) Method of making semiconductor devices by forming an impurity adjusted epitaxial layer over out diffused buried layers having different lateral conductivity types
JPS5927110B2 (ja) 半導体装置の製造方法
JPS5893334A (ja) 珪素半導体装置の製造方法
JPS5650532A (en) Manufacture of semiconductor device
CA1131797A (en) Fabrication of a semiconductor device in a simulated epitaxial layer
JPS5917865B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS5853514B2 (ja) 半導体装置の製造方法
JP2569809B2 (ja) 半導体装置の製造方法
JP2606444B2 (ja) 半導体装置の製造方法
USRE32351E (en) Method of manufacturing a passivating composite comprising a silicon nitride (SI1 3N4) layer and a phosphosilicate glass (PSG) layer for a semiconductor device layer
JPS60149125A (ja) 半導体基板への不純物添加方法
JPS63213959A (ja) 半導体装置の製造方法
KR930012125B1 (ko) Nand형 마스크롬의 제조방법