JPS5892258A - 集積回路素子 - Google Patents
集積回路素子Info
- Publication number
- JPS5892258A JPS5892258A JP56191153A JP19115381A JPS5892258A JP S5892258 A JPS5892258 A JP S5892258A JP 56191153 A JP56191153 A JP 56191153A JP 19115381 A JP19115381 A JP 19115381A JP S5892258 A JPS5892258 A JP S5892258A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- lead
- terminal
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は集積回路素子の配線用リード端子の配置に関
するものである。
するものである。
従来、多層構造の集積回路素子の配線用リード端子の配
置は第1図に示すようなものであった。
置は第1図に示すようなものであった。
図において、(1)は配線用リード端子、(2) 、
(3) 、 (4)(5) 、 (6)は各々第1層、
第2層、第8層、第4層。
(3) 、 (4)(5) 、 (6)は各々第1層、
第2層、第8層、第4層。
第6層の配線及び活性素子層である。
配線用リード端子(1)は通常、その素子のパッケージ
ングの際、パッケージのリードフレームとの接続用端子
として使用されるが、その接続(ワイヤボンディング)
面積は自効ボンディング装置の精度その他の点から一定
以上の大きさを必要とする。一方、集積回路素子の多層
化、多機能化等に伴ない、−素子当り必要とされる配線
用リード端子の個数は多くなる傾向にあり、従来のよう
に一つの層に配置する方法では面積的にも配線の段差被
覆性等の信頼性上からも限界がある。
ングの際、パッケージのリードフレームとの接続用端子
として使用されるが、その接続(ワイヤボンディング)
面積は自効ボンディング装置の精度その他の点から一定
以上の大きさを必要とする。一方、集積回路素子の多層
化、多機能化等に伴ない、−素子当り必要とされる配線
用リード端子の個数は多くなる傾向にあり、従来のよう
に一つの層に配置する方法では面積的にも配線の段差被
覆性等の信頼性上からも限界がある。
この発明は、上記のような点に鑑み、配線用リード端子
を同一層に形成せず、2つ以上の層に分散させて形成す
ることにより上記の従来の欠点を取り除くことを目的と
している。
を同一層に形成せず、2つ以上の層に分散させて形成す
ることにより上記の従来の欠点を取り除くことを目的と
している。
以下、この発明の一実施例を図について説明する。第2
図で(7) (8) (91αQOυは各々、第1層、
第2層。
図で(7) (8) (91αQOυは各々、第1層、
第2層。
第8層、第4層、第5層の配線及び活性累子層である。
叩〜Qf9は配線用リード端子で、このうち(2)03
Q41は各々第1層、第2層、第8層からの配線角リ
ード端子で、これらはいずれも第1層の上に引き出され
ている。Q9は第4層からの配線用リード端子で第4層
・の上に引き出されている。CLQは第5層からの配線
用リード端子で第5層の上に引き出されている。
Q41は各々第1層、第2層、第8層からの配線角リ
ード端子で、これらはいずれも第1層の上に引き出され
ている。Q9は第4層からの配線用リード端子で第4層
・の上に引き出されている。CLQは第5層からの配線
用リード端子で第5層の上に引き出されている。
第2図の実施例に示すように第4層上にただ1つの配線
用リード端子aυを引き出し、端子面積を大きくとると
、外部端子との接続を大面積でできる。従って、このリ
ード端子は、単なる配線用リード端子としての機能の他
、この集積回路素子内部で発生する熱の放散用リードと
しての機能にも使える。
用リード端子aυを引き出し、端子面積を大きくとると
、外部端子との接続を大面積でできる。従って、このリ
ード端子は、単なる配線用リード端子としての機能の他
、この集積回路素子内部で発生する熱の放散用リードと
しての機能にも使える。
また、配線用リード端子Qt9と配線用リード端子側〜
Q4とを論理レベルの異なる信号ライン別に分けて使っ
て、かつ配線用リード端子Q5の層をグランドライン等
に使うと、信号ラインの8/Nマージンの拡大という効
果も期待できる。
Q4とを論理レベルの異なる信号ライン別に分けて使っ
て、かつ配線用リード端子Q5の層をグランドライン等
に使うと、信号ラインの8/Nマージンの拡大という効
果も期待できる。
上記実施例では、5層の配線層を持った素子について示
したが、゛もちろん5層以外の配線層を持った素子であ
っても上記実施例と同様の効果が得られる。
したが、゛もちろん5層以外の配線層を持った素子であ
っても上記実施例と同様の効果が得られる。
以上のように、この発明によれば、配線用リード端子を
2層以上の層に分散させて配置したので、配線用リード
端子を1つの梁構回路素子に多く配置することができる
。
2層以上の層に分散させて配置したので、配線用リード
端子を1つの梁構回路素子に多く配置することができる
。
また配線用信号の種類毎に分類して各層に配線用リード
端子を設けることができるので、デバイストシての動作
マージン(耐ノイズマージン)。
端子を設けることができるので、デバイストシての動作
マージン(耐ノイズマージン)。
放熱特性等の改善を期待できる。
第1図は従来の集積回路素子における配線用リード端子
の配置例を示す要部断面斜視図、第2図はとの発明の一
実施例を示す要部断面斜視図である。 (7)〜Ql)・・・第1層〜第5層の配線及び活性素
子層、az〜Q41・・・第1a〜第8層からの配線用
リード端子、0Q・・・第4層からの配線用リード端子
、OQ・・・第6層からの配線用リード端子。 代理人 葛野信−
の配置例を示す要部断面斜視図、第2図はとの発明の一
実施例を示す要部断面斜視図である。 (7)〜Ql)・・・第1層〜第5層の配線及び活性素
子層、az〜Q41・・・第1a〜第8層からの配線用
リード端子、0Q・・・第4層からの配線用リード端子
、OQ・・・第6層からの配線用リード端子。 代理人 葛野信−
Claims (1)
- 多層構造をもつ集積回路素子において、配線用リード端
子を同一層に形成せず、2つ以上の層に分散させて配置
したことを特徴とする集積回路素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56191153A JPS5892258A (ja) | 1981-11-27 | 1981-11-27 | 集積回路素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56191153A JPS5892258A (ja) | 1981-11-27 | 1981-11-27 | 集積回路素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5892258A true JPS5892258A (ja) | 1983-06-01 |
Family
ID=16269775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56191153A Pending JPS5892258A (ja) | 1981-11-27 | 1981-11-27 | 集積回路素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5892258A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62237748A (ja) * | 1986-04-08 | 1987-10-17 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JPS63124540A (ja) * | 1986-11-14 | 1988-05-28 | Nec Corp | 半導体装置 |
US5216280A (en) * | 1989-12-02 | 1993-06-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device having pads at periphery of semiconductor chip |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5081475A (ja) * | 1973-11-19 | 1975-07-02 | ||
JPS56126956A (en) * | 1980-03-11 | 1981-10-05 | Fujitsu Ltd | Semiconductor device |
-
1981
- 1981-11-27 JP JP56191153A patent/JPS5892258A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5081475A (ja) * | 1973-11-19 | 1975-07-02 | ||
JPS56126956A (en) * | 1980-03-11 | 1981-10-05 | Fujitsu Ltd | Semiconductor device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62237748A (ja) * | 1986-04-08 | 1987-10-17 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JPS63124540A (ja) * | 1986-11-14 | 1988-05-28 | Nec Corp | 半導体装置 |
US5216280A (en) * | 1989-12-02 | 1993-06-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device having pads at periphery of semiconductor chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS582054A (ja) | 半導体装置 | |
JPH01107548A (ja) | 半導体装置 | |
JPH0199248A (ja) | 半導体装置 | |
JPS5892258A (ja) | 集積回路素子 | |
JPH08264712A (ja) | 半導体装置 | |
JP2861322B2 (ja) | フィルムキャリァ実装構造体 | |
KR910019222A (ko) | 고집적 반도체 장치 및 이를 사용한 반도체 모듈 | |
JP2664485B2 (ja) | セラミック多層配線板 | |
JPS60180154A (ja) | 半導体装置 | |
US8044518B2 (en) | Junction member comprising junction pads arranged in matrix and multichip package using same | |
US5296742A (en) | Multilayered integrated circuit chip wiring arrangement | |
JPS63208252A (ja) | 半導体装置用パツケ−ジ | |
KR910005379A (ko) | 반도체집적회로장치 및 그 제조방법 | |
JP3053013B2 (ja) | 半導体集積回路装置 | |
US6828682B1 (en) | Substrate voltage connection | |
JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 | |
US6674176B2 (en) | Wire bond package with core ring formed over I/O cells | |
JPS63136694A (ja) | 多層配線基板 | |
JPH04139869A (ja) | 混成集積回路 | |
JPS60127797A (ja) | 多層プリント配線基板 | |
JPS61160953A (ja) | 半導体集積回路 | |
JPS5892257A (ja) | 半導体装置 | |
JPS6225518B2 (ja) | ||
JPH0458713B2 (ja) | ||
JPH04324678A (ja) | 半導体集積回路装置 |