JPS5886776A - Ｍｏｓ型トランジスタの製造方法 - Google Patents
Ｍｏｓ型トランジスタの製造方法Info
- Publication number
- JPS5886776A JPS5886776A JP18631681A JP18631681A JPS5886776A JP S5886776 A JPS5886776 A JP S5886776A JP 18631681 A JP18631681 A JP 18631681A JP 18631681 A JP18631681 A JP 18631681A JP S5886776 A JPS5886776 A JP S5886776A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- amorphous silicon
- metal layer
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 30
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 15
- 230000008021 deposition Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000004544 sputter deposition Methods 0.000 claims abstract description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000010891 electric arc Methods 0.000 claims description 4
- 229910000077 silane Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 239000001257 hydrogen Substances 0.000 description 14
- 229910052739 hydrogen Inorganic materials 0.000 description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000001603 reducing effect Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＭＯ８型トランジスタの製造方法に関するもの
であり、ゲート絶縁膜を水素プラズマ衝撃から守り、性
能指数の高いＭＯ８型トランジスタを得ることを目的と
する。
であり、ゲート絶縁膜を水素プラズマ衝撃から守り、性
能指数の高いＭＯ８型トランジスタを得ることを目的と
する。
原子結合対の不完全性を補うためにその組成中に数チ程
度の水素を含む非晶質シリコンは低温形成が可能なこと
、大面積化が容易なことなどの理由により太陽電池とし
て注目されている。しかしながら単結晶シリコンと比較
すると自由電子の移動度が０．１〜１ （ｙｉ ／Ｖ
＋’ ｓｅｃと３桁以上小さいため単結晶シリコンを用
いた場合はどすぐれた性能のトランジスタは得られない
。それでも高速動作や大きな電流を必要としない、例え
ば液晶セルと組み合わせることによって画像表示装置を
構成するＭＯ８型トランジスタのスイッチングアレイを
得ることは可能である。
度の水素を含む非晶質シリコンは低温形成が可能なこと
、大面積化が容易なことなどの理由により太陽電池とし
て注目されている。しかしながら単結晶シリコンと比較
すると自由電子の移動度が０．１〜１ （ｙｉ ／Ｖ
＋’ ｓｅｃと３桁以上小さいため単結晶シリコンを用
いた場合はどすぐれた性能のトランジスタは得られない
。それでも高速動作や大きな電流を必要としない、例え
ば液晶セルと組み合わせることによって画像表示装置を
構成するＭＯ８型トランジスタのスイッチングアレイを
得ることは可能である。
第１図、第２図はこのような用途のために開発された従
来の非晶質シリコンＭＯ８型トランジスタの断面図であ
る。まず第１図において１Ｆｉ絶縁性基板、例えばガラ
ス板で２はゲート電極どなる第１の金属層である。３は
ゲート絶縁膜でＳｉｏ２またはＳ ｉ３Ｎ４などがプラ
ズマ堆積またはＣＶＤ（化学気相堆積）による熱分解で
被着される。４は非晶質シリコン層で膜厚は２０００〜
５ｏｏｏ八に選ばれ、不純物の添加は不要である３６，
６はソース・ドレイン電極となる第２の金属層でオフセ
ットゲート構造とならぬようにゲート２と一部、重なり
あうように被着形成される。
来の非晶質シリコンＭＯ８型トランジスタの断面図であ
る。まず第１図において１Ｆｉ絶縁性基板、例えばガラ
ス板で２はゲート電極どなる第１の金属層である。３は
ゲート絶縁膜でＳｉｏ２またはＳ ｉ３Ｎ４などがプラ
ズマ堆積またはＣＶＤ（化学気相堆積）による熱分解で
被着される。４は非晶質シリコン層で膜厚は２０００〜
５ｏｏｏ八に選ばれ、不純物の添加は不要である３６，
６はソース・ドレイン電極となる第２の金属層でオフセ
ットゲート構造とならぬようにゲート２と一部、重なり
あうように被着形成される。
第２の金属層６，６は非晶質シリコン層４とオーミック
接触を形成せねばならず、その材質はＡＩ。
接触を形成せねばならず、その材質はＡＩ。
Ｎｉ −Ｃｒ合金などに限定される。第１の金属層２は
仕事関数の差による非晶質シリコンＭＯ３型トランジス
タのしきい値ｖＴの変化はあるものの制約は緩く、もち
ろん第２の金属層６，６と同じ材質で差支えない。第１
．第２の金属層の膜厚は２０００Å以上あれば十分であ
る。
仕事関数の差による非晶質シリコンＭＯ３型トランジス
タのしきい値ｖＴの変化はあるものの制約は緩く、もち
ろん第２の金属層６，６と同じ材質で差支えない。第１
．第２の金属層の膜厚は２０００Å以上あれば十分であ
る。
前記構成の従来のＭＯ８型トランジスタは次のような欠
点があって、水素化された非晶質シリコン層４はシラン
系ガス例えばシランやジシランのグロー放電またはアー
ク放電によって堆積するのが一般的である。場合によっ
てはアルゴンガスに水素ガスを混入したシリコンのスパ
ッタによって堆積することも可能であるが、これらの堆
積方法ではいずれも大量の水素プラズマが反応室内に存
在し、堆積初期にゲート絶縁膜３が水素プラズマ衝撃を
受けることは避けられない。水素プラズマは還元作用も
強くゲート絶縁膜は組成比が変動したり、空孔が形成さ
れて固定電荷が発生し、ＭＯ３型トランジスタのしきい
値ｖＴの制御が困難となる。水素プラズマ衝撃が堪しい
場合にはゲート絶縁膜３にピンホールが形成されて著し
く歩留を下げることも稀ではない、ピンホールの発生を
抑制するためにはゲート絶縁膜３の膜厚を厚くすればよ
く、例えば６ｏ０〇八に選ばれる。そうするとＭＯ８型
トランジスタの相互コンダクタンスは低下するので移動
度の小さい非晶質シリコンでは致命的な制約となる。
点があって、水素化された非晶質シリコン層４はシラン
系ガス例えばシランやジシランのグロー放電またはアー
ク放電によって堆積するのが一般的である。場合によっ
てはアルゴンガスに水素ガスを混入したシリコンのスパ
ッタによって堆積することも可能であるが、これらの堆
積方法ではいずれも大量の水素プラズマが反応室内に存
在し、堆積初期にゲート絶縁膜３が水素プラズマ衝撃を
受けることは避けられない。水素プラズマは還元作用も
強くゲート絶縁膜は組成比が変動したり、空孔が形成さ
れて固定電荷が発生し、ＭＯ３型トランジスタのしきい
値ｖＴの制御が困難となる。水素プラズマ衝撃が堪しい
場合にはゲート絶縁膜３にピンホールが形成されて著し
く歩留を下げることも稀ではない、ピンホールの発生を
抑制するためにはゲート絶縁膜３の膜厚を厚くすればよ
く、例えば６ｏ０〇八に選ばれる。そうするとＭＯ８型
トランジスタの相互コンダクタンスは低下するので移動
度の小さい非晶質シリコンでは致命的な制約となる。
第２図に示す従来のＭＯ８型トランジスタにおいてはそ
の構成より明らかなようにゲート絶縁膜３の被着形成が
島状の非晶質シリコン層４の形成後になされるために水
素プラズマ衝撃を受けることはない、しかしながら、ゲ
ルト絶縁膜３の堆積時に非晶質シリコン層４から水素が
離脱して非晶質ンリコン層４の膜質が劣化する現象を避
けるためには堆積時の温度を３００″Ｃ以下にせねばな
らない、このような低温で形成されるゲート絶縁膜は反
応が不安定で組成比の変動を逃れることができない。な
お第１図のＭＯ８型トランジスタの構造においては堆積
時もしくは堆積後の熱処理において絶縁性基板１の軟化
点、例えばガラス板であれば６００ ’Ｃまで加熱でき
るので明らかに組成比の変動は少ないのであるが、先述
したように水素プラズマの衝撃によって組成比が変動し
てしまう。
の構成より明らかなようにゲート絶縁膜３の被着形成が
島状の非晶質シリコン層４の形成後になされるために水
素プラズマ衝撃を受けることはない、しかしながら、ゲ
ルト絶縁膜３の堆積時に非晶質シリコン層４から水素が
離脱して非晶質ンリコン層４の膜質が劣化する現象を避
けるためには堆積時の温度を３００″Ｃ以下にせねばな
らない、このような低温で形成されるゲート絶縁膜は反
応が不安定で組成比の変動を逃れることができない。な
お第１図のＭＯ８型トランジスタの構造においては堆積
時もしくは堆積後の熱処理において絶縁性基板１の軟化
点、例えばガラス板であれば６００ ’Ｃまで加熱でき
るので明らかに組成比の変動は少ないのであるが、先述
したように水素プラズマの衝撃によって組成比が変動し
てしまう。
このように従来のＭＯ５型トランジスタの製造方法にお
いてはゲート絶縁膜の組成比が変動する要因を含んでい
るために非晶質シリコンＭＯ８型トランジスタのしきい
値電圧ＶＴを制御することは極めて困難であった。
いてはゲート絶縁膜の組成比が変動する要因を含んでい
るために非晶質シリコンＭＯ８型トランジスタのしきい
値電圧ＶＴを制御することは極めて困難であった。
本発明はこのような従来の欠点を除去するためになされ
たものであり、その要点は水素プラズマ衝撃を避けるた
めの保護膜の導入にあり、第３図とともに本発明の実施
例におけるＭＯ３型トランジスタの製造方法について説
明する。
たものであり、その要点は水素プラズマ衝撃を避けるた
めの保護膜の導入にあり、第３図とともに本発明の実施
例におけるＭＯ３型トランジスタの製造方法について説
明する。
なお、第３図において従来例を示す部分と同様の部分に
は同一番号を付している。
は同一番号を付している。
第３図に示すように絶縁性基板１上にゲート電極となる
第１の金属層２を選択的に被着形成後ゲート絶縁膜３を
全面に被着する。・その被着方法は先述した通りで膜厚
は１ｏｏＯ人程度、でよい。好ましくは絶縁性基板１の
軟化点までの加熱によりゲート絶縁膜の膜質を高めた後
に非晶質シリコン層４ａ、４ｂの堆積を行なう。この非
晶質シリコン層の被着方法は水素ガスプラズマが発生す
るシランガスのグロー放電またはアーク放電分解が用い
られる。あるいはシリコンをターゲットとするスパッタ
蒸着で、スパッタガスであるアルゴンなどに水素ガスを
添加してもよい。グロー放電の場合、例えばＨｅベース
の２０％Ｓ ｘ Ｈ４ガスを用い、圧力Ｉ Ｔｏｒｒ、
流量ｓｏｏｓｃｃＭの時高周波電力密度４ Ｑ ｍｗ、
４ｒＡでは堆積速度１〜２八／ＩＩ ｅ Ｃが得られる
。堆積を開始してから非晶質ンリコン層が１００〜５０
０人程成長するまでは放電電力を約％に低下して堆積を
行ない第１の非晶質シリコン層４ａとし、その後上記し
た条件で堆積を継続して２０００〜５０００への第２の
非晶質シリコン層４ｂを得る。その後筒１および第２の
非晶質シリコン層を島状に残して４とし、第２の金属層
によるソース・ドレイン電極５，６が島状の非晶質シリ
コン層４上に選択的に被着形成されて非晶質シリコンＭ
ＯＳ型トランジスタが完成する。
第１の金属層２を選択的に被着形成後ゲート絶縁膜３を
全面に被着する。・その被着方法は先述した通りで膜厚
は１ｏｏＯ人程度、でよい。好ましくは絶縁性基板１の
軟化点までの加熱によりゲート絶縁膜の膜質を高めた後
に非晶質シリコン層４ａ、４ｂの堆積を行なう。この非
晶質シリコン層の被着方法は水素ガスプラズマが発生す
るシランガスのグロー放電またはアーク放電分解が用い
られる。あるいはシリコンをターゲットとするスパッタ
蒸着で、スパッタガスであるアルゴンなどに水素ガスを
添加してもよい。グロー放電の場合、例えばＨｅベース
の２０％Ｓ ｘ Ｈ４ガスを用い、圧力Ｉ Ｔｏｒｒ、
流量ｓｏｏｓｃｃＭの時高周波電力密度４ Ｑ ｍｗ、
４ｒＡでは堆積速度１〜２八／ＩＩ ｅ Ｃが得られる
。堆積を開始してから非晶質ンリコン層が１００〜５０
０人程成長するまでは放電電力を約％に低下して堆積を
行ない第１の非晶質シリコン層４ａとし、その後上記し
た条件で堆積を継続して２０００〜５０００への第２の
非晶質シリコン層４ｂを得る。その後筒１および第２の
非晶質シリコン層を島状に残して４とし、第２の金属層
によるソース・ドレイン電極５，６が島状の非晶質シリ
コン層４上に選択的に被着形成されて非晶質シリコンＭ
ＯＳ型トランジスタが完成する。
ここで従来例である第１図に示したＭＯ３型トランジス
タの製造方法と本発明による第３図に示したＭＯ８型ト
ランジスタの製造方法との差異を考察してみると、本発
明においては第１の非晶質シリコン層４ａを堆積すると
きに放電電力を低下して水素プラズマの密度および加速
エネルギを減少させている点に特徴がある。水素をほと
んど含有しない第１の非晶質ンリコン層４ａは反応雰囲
気中に大量の水素プラズマを含む第２の非晶質シリコン
層４ｂの堆積時に保護膜としてゲート絶縁膜３を水素ガ
スプラズマ衝撃から保護するとともに一部水素化される
。このためゲート絶縁膜３を表化きせることなく均質な
非晶質シリコン層４を形成することが可能となった。こ
のことは非晶質シリコン層の移動度を増すために大量の
水素ガスを添加して非晶質シリコンを微結晶化させる場
合において特に著しい効果をもたらす。なぜならばこの
場合には放電電力も増加させて堆積させるために水素ガ
スプラズマの密度も活性力も極めて強くなるからである
。
タの製造方法と本発明による第３図に示したＭＯ８型ト
ランジスタの製造方法との差異を考察してみると、本発
明においては第１の非晶質シリコン層４ａを堆積すると
きに放電電力を低下して水素プラズマの密度および加速
エネルギを減少させている点に特徴がある。水素をほと
んど含有しない第１の非晶質ンリコン層４ａは反応雰囲
気中に大量の水素プラズマを含む第２の非晶質シリコン
層４ｂの堆積時に保護膜としてゲート絶縁膜３を水素ガ
スプラズマ衝撃から保護するとともに一部水素化される
。このためゲート絶縁膜３を表化きせることなく均質な
非晶質シリコン層４を形成することが可能となった。こ
のことは非晶質シリコン層の移動度を増すために大量の
水素ガスを添加して非晶質シリコンを微結晶化させる場
合において特に著しい効果をもたらす。なぜならばこの
場合には放電電力も増加させて堆積させるために水素ガ
スプラズマの密度も活性力も極めて強くなるからである
。
なお、第１図に示したＭＯ３型トランジスタの製造方法
において非晶質シリコン層４’（ｉ７ｃＶＤまたは真空
蒸着によって被着した後に水素プラズマ処理によって水
素化を行ない膜質の向上を計る手法も知られている。し
かしこの手法では水素化が表面から指数関数的に減少し
て形成されるためにＭＯ８型トランジスタのチャネルを
構成する底部、すなわちゲート絶縁膜との境界面付近に
おいて局在準位密度を低くすることができずトランジス
タ特性にヒステリシスが伴なうので、ゲート絶縁膜３に
良質なものが得られてもやはり実用とはならない欠点が
ある。
において非晶質シリコン層４’（ｉ７ｃＶＤまたは真空
蒸着によって被着した後に水素プラズマ処理によって水
素化を行ない膜質の向上を計る手法も知られている。し
かしこの手法では水素化が表面から指数関数的に減少し
て形成されるためにＭＯ８型トランジスタのチャネルを
構成する底部、すなわちゲート絶縁膜との境界面付近に
おいて局在準位密度を低くすることができずトランジス
タ特性にヒステリシスが伴なうので、ゲート絶縁膜３に
良質なものが得られてもやはり実用とはならない欠点が
ある。
以上述べたように本発明のＭＯ３型トランジスタの製造
方法においてはゲート絶縁膜の組成比の変動や破壊が抑
止されるため、相互コンダクタンスの向上と、しきい値
電圧ｖＴの均一性と、歩留りにおいて優れた効果が得ら
れるっ
方法においてはゲート絶縁膜の組成比の変動や破壊が抑
止されるため、相互コンダクタンスの向上と、しきい値
電圧ｖＴの均一性と、歩留りにおいて優れた効果が得ら
れるっ
第１図および第２図は従来のＭＯ３型トランジスタの製
造方法を説明するだめの断面図、第３図は本発明の一実
施例によるＭＯ８型トランジスタの製造方法を説明する
だめの断面図を示す。 １・・・・−・絶縁性基板、２・・・・・・ゲート電極
、３・・・・・・ゲート絶縁膜、４・・・・・・非晶質
シリコン層、５．６・・・・・舎ソースやトレイン電極
。 第１図 １
造方法を説明するだめの断面図、第３図は本発明の一実
施例によるＭＯ８型トランジスタの製造方法を説明する
だめの断面図を示す。 １・・・・−・絶縁性基板、２・・・・・・ゲート電極
、３・・・・・・ゲート絶縁膜、４・・・・・・非晶質
シリコン層、５．６・・・・・舎ソースやトレイン電極
。 第１図 １
Claims (2)
- （１）絶縁性基板上に第１の金属層をゲート電極として
選択的に形成する工程と、前記第１の金属層上に絶縁性
膜を形成する工程と、７２ン系ガスのグロー放電または
アーク放電、または水素ガスが添加されシリコンのスパ
ッタリングによって、堆積初期の放電電力がその後の放
電電力よりも小さくなるように制御して前記絶縁性膜上
に非晶質シリコン層を選択的に形成する工程と、前記第
１の金属層と重なりを有するように前記非晶質シリコン
層上にソース、ドレイン電極として第２の電極を選択的
に形成する工程とを有することを特徴とするＭＯ３型ト
ランジスタの製造方法。 - （２） シラン系ガスのグロー放電またはアーク放電
に水素ガスが添加されていることを特徴とする特許請求
の範囲第１項に記載のＭＯ８型トランジスタの製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18631681A JPS5886776A (ja) | 1981-11-19 | 1981-11-19 | Ｍｏｓ型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18631681A JPS5886776A (ja) | 1981-11-19 | 1981-11-19 | Ｍｏｓ型トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5886776A true JPS5886776A (ja) | 1983-05-24 |
| JPH0345554B2 JPH0345554B2 (ja) | 1991-07-11 |
Family
ID=16186194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18631681A Granted JPS5886776A (ja) | 1981-11-19 | 1981-11-19 | Ｍｏｓ型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5886776A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6159873A (ja) * | 1984-08-31 | 1986-03-27 | Matsushita Electric Ind Co Ltd | 薄膜電界効果トランジスタおよびその製造方法 |
| JPH01217324A (ja) * | 1988-02-25 | 1989-08-30 | Fujitsu Ltd | アモルファスシリコン薄膜トランジスタ |
| US8183102B2 (en) | 2007-10-05 | 2012-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
1981
- 1981-11-19 JP JP18631681A patent/JPS5886776A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6159873A (ja) * | 1984-08-31 | 1986-03-27 | Matsushita Electric Ind Co Ltd | 薄膜電界効果トランジスタおよびその製造方法 |
| JPH01217324A (ja) * | 1988-02-25 | 1989-08-30 | Fujitsu Ltd | アモルファスシリコン薄膜トランジスタ |
| US8183102B2 (en) | 2007-10-05 | 2012-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0345554B2 (ja) | 1991-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4849797A (en) | Thin film transistor | |
| US4740829A (en) | Semiconductor device having a thin layer comprising germanium atoms as a matrix with a restricted range of hydrogen atom concentration | |
| KR20010107651A (ko) | 실리콘막을 스퍼터링하기 위한 장치 및 방법 | |
| US5930657A (en) | Method of depositing an amorphous silicon film by APCVD | |
| JPH05218083A (ja) | 薄膜トランジスタの製造方法 | |
| JPS5886776A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH05304171A (ja) | 薄膜トランジスタ | |
| JPS5886775A (ja) | Ｍｏｓ型トランジスタ | |
| JPH05335335A (ja) | 水素化アモルファスシリコン薄膜トランジスタの製造方法 | |
| JPH0351094B2 (ja) | ||
| TW482922B (en) | Method of preparing a poly-crystalline silicon film | |
| JPS58200578A (ja) | 絶縁ゲ−ト型トランジスタおよびその製造方法 | |
| JPS61131413A (ja) | 半導体薄膜の形成方法 | |
| JP2740275B2 (ja) | 薄膜トランジスタ | |
| JPH04243166A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2523536B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0554271B2 (ja) | ||
| JP4599734B2 (ja) | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 | |
| JP2505662B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63292682A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0831749A (ja) | 多結晶半導体薄膜の形成方法およびそれを用いた薄膜トランジスタの形成方法 | |
| JPH04302475A (ja) | 薄膜トランジスタ | |
| JPH0629536A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH0367350B2 (ja) | ||
| JP4198775B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 |