JPS5880766A - 自乗和開平計算回路 - Google Patents

自乗和開平計算回路

Info

Publication number
JPS5880766A
JPS5880766A JP56177997A JP17799781A JPS5880766A JP S5880766 A JPS5880766 A JP S5880766A JP 56177997 A JP56177997 A JP 56177997A JP 17799781 A JP17799781 A JP 17799781A JP S5880766 A JPS5880766 A JP S5880766A
Authority
JP
Japan
Prior art keywords
squares
sum
square
value
root
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56177997A
Other languages
English (en)
Other versions
JPS6120012B2 (ja
Inventor
Shizuo Ishikawa
静夫 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Healthcare Manufacturing Ltd
Original Assignee
Hitachi Medical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Medical Corp filed Critical Hitachi Medical Corp
Priority to JP56177997A priority Critical patent/JPS5880766A/ja
Publication of JPS5880766A publication Critical patent/JPS5880766A/ja
Publication of JPS6120012B2 publication Critical patent/JPS6120012B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02Digital function generators
    • G06F1/03Digital function generators working, at least partly, by table look-up
    • G06F1/035Reduction of table size
    • G06F1/0356Reduction of table size by using two or more smaller tables, e.g. addressed by parts of the argument
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2101/00Indexing scheme relating to the type of digital function generated
    • G06F2101/08Powers or roots

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Complex Calculations (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 超音波を送受し、音響電気変換素子から得られる電気信
号より映像信号を抽出し映像として表示する超音波撮像
装置において、前記音響電気変換素子より得られる電気
信号は一般に第1図(a)に示すように振幅変調された
信号である。この信号より映像を表示するには、第1図
(b)に示す包絡線信号を得る必要がある。
包絡線信号の再生には、従来90°位相サンプリング法
が用いられていた。すなわち、各サンプリング点におい
て90°位相差(時間差)でサンプリングした2個のデ
ータを(x、y)とし、Z = n   (1) なる計算式で包絡線信号Zをi′11゛生ずるのが従来
最良の手段とされていた。しかし、この方法では、前記
計算を行なう電子回路を実現するには、自乗和を得るた
めにピッI・数が増加し、その実現が困難であった。
本発明は上記の欠点を解決するためなされたもので、通
常の映像を表現するには映像信ひはビット数が4〜5ビ
ツトで足りることに注目し、少ないビット数でダイナミ
ックレンジの大きい包絡線信号を得る電子回路を実現す
名ものである。以下、本発明を実施例を参照して詳細に
説明する。
第2図において、前記第1図(a)に示した振幅変調さ
れた信号コ。はA/D変換器2に入力し、クロック発生
器3より加えられるクロック4のタイミングでA/D変
換される。
すなわち、A/D変換器2は第1図(C)に示すように
、同図(a)における信号コ−の搬送波周波数(音響信
号の中心周波数)に対して、サンプリング周期t工ごと
に互いに900位相のずれた2個のパルスよりなるクロ
ック4により、2個のデータX、Yを抽出してA/D変
換し、第2図における2値化信号5として出力する。こ
の場合、包絡線信号6の]/2周期程度の時間だけサン
プリング周期t1で900サンプリングすれば、包絡線
信号を抽出することができる。このようにして得られた
X、Yの2値化データを用い、前記(])式の計算を行
なえば、映像信号を得ることができる。
しかし、このままでは前述したように、(1)式の計算
を行なうための回路が極めて煩雑となり、実現化は困難
である。よって、本発明においては以下に説明する手段
を用い、回路構成を簡略化する。
まず、A/D変換器2により2値化されたX。
Y信号5をレジスタ7.8に加え、前記クロック発生器
3より加えられるクロック9,10により記憶させる。
なお、クロック9.10を第1図(d) 、 (e)に
示す。すなわち、各サンプリング時点でクロック4によ
り互いに900位相のずれた2値化信号X 、 Y (
5)が得られ、レジスタ7はクロック9によりXを、ま
たレジスタ8はクロック10によりYを記憶する。この
記憶内容はそれぞれ11時間保持され、次のクロックに
より出力されると共に、新しいX、Yデータに釘新され
る。
ここで、第3図に示すようにX、Yデータの一例として
、X=53 、Y=85 (各10進値)なるデータが
A/D変換器2でサンプリングおよびA/D変換され、
2進値(x: 110101 、Y: 1010101
)としてレジスタ7.8に保持された場合を考える。第
2図のプライオリティエンコーダ11では、レジスタ7
.8から入力するX、Y2進値の最上位のビット信号す
なわち2が検出されると、回路の最上位ビット位置から
2番(5) 目のビット(2)に対応する読出し専用メモリ(以下R
OMと略記する)ROM2(13)を選択する。
前述したように、映像表示に必要なデータは4ビツトで
足りることから、あらかじめ各ROMには第3図に実線
で示した範囲の4ビツトに、破線で示した範囲の値を重
み付けしたX、Yの自乗和開平計算値Zが書込まれてい
る。
すなわち、第3図に示したX、Yデータの前記数値例(
10進値でX=53.Y=85)に対し、ROM2の実
線のビット位置2〜2 より破線で示した部分の重み(
2+2  +2  =2  )を減じり2 .2 .2
 .2  E対する値(X : OX 2−1−IX2
 +IX2 +OX2〜6.Y:IX2 十OX2  
+IX2  +○X2 〜10)をアドレス値として用
い、これに重み(2′3)を乗じて重み付けしたデータ
値(X:6X2 〜48.Y:10X2〜80)、すな
わちX=48.Y=soなる10進値の自乗和開平計算
値Zがあらかじめ■(0M2に書込まれている。なお他
のROMにも同様(二、重み付けした自乗和開平計算値
が書込まれ(6) ている。
よって、プライオリティエンコーダにより選択されたI
t OM 2にX、Yのアドレス値(X:6゜Y:1o
)を入力すれば、これに重みイ、1けしたデータ値(X
 : 4.8 、 Y : 80 )の自乗和開平値(
Z:93)が読出される。
すなわち、X、== 53 、 Y; 85の自乗和開
平値はZ=1.05(いずれもlO進値)であるが、1
tOM2内ではX、Yは各アドレス値X:6.Y=」O
にROM 2の重み(2’=8)を乗じた、換言すれば
重み付けしたデータ値X’、 ”1″(X’ −6xs
=4s 、Y’=lOX8二80)どし二級0、なる自
乗和開平計算Z′が書込まれて、貼り、これを読出して すなわちZ’−9sなるデータ値を111だのである。
第4図は各11.OMにおいて、X、Yのアドレス値に
対応して、各アドレス値に重み付けしたデータ値X’、
Y’の自乗和開平計算値Z′が書込まれていることの説
明図で、上記数値例のROM2においてX、Yのアドレ
ス値(X:6.Y:10)から、Zの重み付けしたデー
タ値Z’−93が得られることを示す。なお同図におい
て、R,0M1〜R,0M4は斜線部のみアクセスし、
ROM 5はすべての範囲をアクセスする。
以」二の説明から明らかなように、本発明では映像表示
のために必要なのは4ビツトで足りることから、第3図
に示したよう(二、予想されるX、Yの値(同図では一
例として2〜2 )に応じて、4ビツトずつの範囲のR
OM1〜1% OM 5を設(九各ROMには各X、Y
データ値の代りに、その上位4ビツトを仮数部すなわち
アドレス値とし、これに下位ビットを指数部すなわち重
みとして付加したデータ値X′、Y′を用い、その自乗
相開1乙値をあらかじめ書込んでおき、少数のI’t 
OMで足りるようにしたものである。
かくして、簡単な構成の回路によりダイナミックレンジ
の大きい包絡線信号が求められ、誤差の少ない映像を得
ることができる。
以」−のように本発明によるときは、自乗和開平計算を
行なうことなく、映像表示に必要な少ないビット数のア
ドレスで]’LOMを選択するのみでよい。また、RO
Mには必ずしもX、Yの自乗和開平値Z自体ではなく、
さらにZに対数変換その他を施した値を書込むことによ
り、あらかじめ定めた任意の特性を出力させることがで
きる。すなわち、第1図(+))の包絡線の振幅を圧縮
して対数表示させる等のことも、別個に対数変換処理等
を施すことなく可能である。
なお以」−の説明は、超音波撮像装置における映像表示
手段に用いた場合を説明したが、本発明はこれに限るこ
となく、一般に自乗和開平値を得るための回路として広
く月Jいることができる。
【図面の簡単な説明】
第1図(A)は超音波撮像装置における受波信号(9) を示す波形図、(B)はその包絡線を示す波形図、(C
)はt1周期ごとに900位相ザンブリングを行なうた
めのクロックを示すタイムチャー1・、(D)および(
E)は900位相サンプリングにより慴だ2つのデータ
値XおよびYをそれぞれメモリに記憶させるクロックを
示すタイムチャート、第2図は本発明の実施例を示す回
路図、第3図は各1t OMの構成を示す説明図、第4
図は2つのデータ値に対応したアドレス値より自乗和開
平計算値を得るチャートの一例の説明図である。 l・・振幅変調波入力信号、2・・・A/D変換器、3
・・・クロック発生器、6・・・包絡線信号、7,8・
・レジスタ、11・・・プライオリティエンコーダ、t
l・・・サンプリング周期。 (10)

Claims (1)

  1. 【特許請求の範囲】 1、 並列に入力される2つのディジタル信号の上位か
    ら所定ビット数のディジタル値に、該所定ビット数以下
    のピットに対応する重みを付加して得た自乗和開平計算
    値をあらかじめ書込まれた複数の読出し専用記憶素子と
    、上記2つのディジタル信号を加えられ、その最上位の
    ビットが検出されたとき、該最上位ビットに対応する上
    記読出し専用記憶素子を選択する手段とを具備すること
    を特徴とする自乗和開平計算回路。 2、前記2つのディジタル信号として、振幅変調波入力
    を所定周期ごとに90°位相サンプリングして得られた
    第1.第2のディジタル信号入力を用い、上記第1.第
    2のディジタル信号をそれぞれ記憶し、上記所定周期ご
    とに出力すると共に新たな900位相サンプリング値に
    それぞれ更新される第1.第2のメモリと、前記選択手
    段として上記第1.第2のメモリの出力を加えられ、そ
    の最上位ビットに対応する前記読出し専用記憶素子を選
    択し上記第]、、第2のディジタル信号入力の自乗和開
    平値を読出し」−記振幅変調波入力の包絡線を求めるこ
    とを特徴とする特許請求の範囲第1項記載の自乗和開平
    計算回路。 3、前記読出し専用記憶素子に書込む前記自乗和開平計
    算値を、該自乗和開平計算値にあらかじめ定めた任意の
    処理を施した値とすることを特徴とする特許請求の範囲
    第1項または第2項記載の自乗和開平計算回路。 4、前記選択手段として、プライオリティエンコーダを
    用いることを特徴とする特許請求の範囲第1項、第2項
    または第3項記載の自乗和開平計算回路。
JP56177997A 1981-11-06 1981-11-06 自乗和開平計算回路 Granted JPS5880766A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56177997A JPS5880766A (ja) 1981-11-06 1981-11-06 自乗和開平計算回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56177997A JPS5880766A (ja) 1981-11-06 1981-11-06 自乗和開平計算回路

Publications (2)

Publication Number Publication Date
JPS5880766A true JPS5880766A (ja) 1983-05-14
JPS6120012B2 JPS6120012B2 (ja) 1986-05-20

Family

ID=16040733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56177997A Granted JPS5880766A (ja) 1981-11-06 1981-11-06 自乗和開平計算回路

Country Status (1)

Country Link
JP (1) JPS5880766A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933523A (ja) * 1982-07-21 1984-02-23 レイセオン カンパニ− デイジタル処理装置
US5146418A (en) * 1989-08-11 1992-09-08 British Telecommunications Public Limited Company Trigonometeric function generation for use in digital signal processing

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023005417A (ja) 2021-06-29 2023-01-18 Agc株式会社 車両用窓ガラス

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933523A (ja) * 1982-07-21 1984-02-23 レイセオン カンパニ− デイジタル処理装置
JPH0418328B2 (ja) * 1982-07-21 1992-03-27 Raytheon Co
US5146418A (en) * 1989-08-11 1992-09-08 British Telecommunications Public Limited Company Trigonometeric function generation for use in digital signal processing

Also Published As

Publication number Publication date
JPS6120012B2 (ja) 1986-05-20

Similar Documents

Publication Publication Date Title
US4829463A (en) Programmed time-changing coefficient digital filter
JPS6247786A (ja) 近傍画像処理専用メモリ
JPH0631990B2 (ja) 波形の補間装置
JPS5880766A (ja) 自乗和開平計算回路
JPS6363915B2 (ja)
US5841681A (en) Apparatus and method of filtering a signal utilizing recursion and decimation
JPS5814191A (ja) 変調効果装置
US4897654A (en) Digital-analog converting method, and apparatus therefor
JPS5883894A (ja) デイジタル楽音変調装置
JPS6060694A (ja) 波形発生装置
US4631747A (en) Digital sound synthesizer
JPH06103825B2 (ja) ストレ−ジ回路
JPH09184826A (ja) 超音波信号処理装置
RU2060516C1 (ru) Приемное устройство гидролокатора бокового обзора
JPH01321574A (ja) メモリ装置
CN108627575B (zh) 分数倍抽选滤波方法和分数倍抽选滤波装置
JPS5842475B2 (ja) デンシガツキニオケルガクオンハケイハツセイソウチ
JP3479999B2 (ja) 波形データ発生装置
JPS60213132A (ja) デイジタル信号処理装置
EP0178082A2 (en) Digital correlator circuit
JPS636191B2 (ja)
JPS6089226A (ja) 任意波形発生回路
JPS6025760Y2 (ja) メモリ試験装置
JP3041932B2 (ja) サンプルレート変換回路
JPH0141946B2 (ja)