JPS5814191A - 変調効果装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は変調効果装置に関し、特にディジタルフィル
タを用いて所望の変調効果を得るようにした変調効果装
置に関するものである。

従来、電子楽器等から発生さｎる楽音信号に対してビブ
ラート、コーラス、アンサンプル（シーツオニツク・コ
ーラス）吟の変調効果をかける変帥効実装置としては＆
ＢＢＤ（Ｂｕｏｋｅｔ　Ｂｒｉｇａｄｅ　Ｄｅｖｉｃｅ
）やＯＯＤ（Ｃｈａｒｇｅ　０Ｏｕｐｌｅｄ　Ｄｅｖｉ
ｃｅ）などのアナログ遅延素子？用い、これらの遅延素
子のシフトクロック信号を変調することにより、該遅延
素子から位相（周波数）変調された信号を出力するよう
にしたものが多い。

しかし、このようなアナログ遅延素子を用いた変調効果
装置では、アナログ遅延素子の入力信号に対するダイナ
ミックレンジが狭いため、　Ｓ／Ｎ比が悪く、維音が大
きいという欠点があった。また、楽音信号がディジタル
符号化されている電子楽器に応用するためには、ディジ
タルの楽音信号’ｌｉＤＡ変換器によりアナログ信号に
一旦変換した後変調効実装置に入力するため、カットオ
フが急峻なフィルタが必要となり、このフィルタのため
に集積化が困難となり、規模が大きくなるという欠点が
あった。

この発明は上述した従来の変調効果装置の欠点に鑑みな
されたもので、その目的はｓｌＮ比が良好で、集積化が
容易な変調効果装置を提供することにある。

コノためにこの発明は、ディジタルフィルタ内の乗算係
数を変化させることにより出刃信号周波ｖを変化させる
ことができることを利用し、ディジタル符号化された楽
音信号を入力とするディジタルフィルタの内部の乗算係
数を、所望の変調効果に対応して時間的に変化させるよ
うにしたものである。

以下、図面を用いてこの発明の詳細な説明する。

第１図はこの発明の一実施νＩＩを示す回路図であって
、全帯域通過型のディジタルフィルタＤＦと変調用係数
発生器ＭＯＧとから構成されている。ディジタルフィル
タＤＦには、加算器Ａ１およびＡ２　、乗算器Ｍ１およ
びＭ２　、遅延時間が入力楽音信号ｘ（ｎ）の１サンプ
リングタイムｔＱに等しい遅延素子ＤＬとが設けられて
いるっここで、入力楽音信号ｘ（ｎ）のｎはサンプリン
グタイムスロットの番号０，１゜２・・・を表わすもの
である。

入力楽音信号ｄｎ）’ｅ加算入力（＋）とする加算器Ａ
１の出力信号は、遅延素子ＤＩ、の遅延入力および乗算
器Ｍｌの乗算入力に供給されている。また、遅延素子Ｄ
Ｌの出力信号は加算器Ａ２の加算入力（＋）に供給され
ると共に、乗算器Ｍ２において変調用係数Ｋが乗算され
て加算器Ａ１０減算入力（−）に帰還されている。

さらに、乗算器Ｍ１の乗算入力に供給された加算器Ａ１
の出力信号は、乗算器Ｍ１において変調用係数Ｋが乗算
されて加算器Ａ２の加算入力（＋）に供給されている。

そして、加算器Ａ２の出力信号は、変調用係数発生器Ｍ
ＯＧから発生された変調用係数にの時間的変化に関連し
て位相（周波数）変調された、すなわち変調効果の付与
された楽音信号ｘ（ｎ）として出力されるように構成さ
れている。この場合、遅延素子ＤＬはディジタルメモリ
により構成されるつ聾た、変調用体ＩＱｘは「−１〈Ｋ
〈１」の値に設定されるつ このような構成において、加算器Ａｌの出刃信号’（ｒ
　７（ｎｌ（ｎｉＯ，１，２・・・・）とすると、各部
の出力信号は次のように表わすことができる。

（ａ）　　遅延素子ＤＬの出力信号　−ｙ（ｎ−１１（
１）１　　乗ＩＥｆＳＭｇの出力信号　　＝に−ｙ（ｎ
−１１（０１乗算器Ｍｔの出力信号　　＝　Ｋ−ｙ（ｎ
ｌ（ａ）　　加算器Ａ２の出力信号　　−Ｋ・ｙ（ｎｌ
　＋ｙ（ｎ−１）この場合、加算器Ａｔの出力信号ｙ（
ｎｌはｙ（ｎｌ　＝　ｘ（ｎ）　−Ｋ−ｙ（ｎ−１１と
なるため、加算器Ａ２の出力信号Ｘ（ｎ）ｉま最終的に
は次のように表わすことができる。

Ｘ（ｎｌ　＝に−ｙ（ｎ）　＋ｙ（ｎ−１）二に（ｘ（
ｎｌ　−に−ｙ（ｎ−１））　＋７（ｎ−１１＝に−ｘ
（ｎ）　＋７（ｎ−ＩＨＩ　−Ｋ”　ｌ　　　　　　・
−−−（１１ところで、上記第（１１式で示される出力
信号を送出する第１図の回路の伝達関数Ｈ（Ｚｌは、と
なる。従って、周波し特性Ｈ（６ノ“）は、・・・・（
３） となるっここで、入力楽音信号ｘ（ｎ）として、ｘ（ｎ
ｌ　＝ｃｏｓ　（ωｏｎ）　ｔ−加えたとすると、加算
器Ａ２の出力信号Ｘ（ｎ）は。

Ｘ（ｎ）＝　ｌ　Ｈ（ｅ）”ｏ　ｌ　　１　ｃｏｓ　（
ωｏｎ十〇）　　　　　　　　　　−−・　１４）とな
る。但し、 ・・・・（５） であるっ 一方、　　１　Ｈ（ｅＪ”）　ｌ　＝　１　であるから
、出力信号Ｘ（ｎ）　Ｆｉ ｘ（ｎ）＝ＣｏＳ（ωＯｎ十〇）・・・・（６）となる
。ここで、Ｋ＝　ｋｏ−８ｉｌｌωｒｎｎとすると、す
なわち係数Ｋを正弦波信号ｋｏ−５１ｎωｍｎに従って
時間的に変化させると、出力信号Ｘ（ｎ）は Ｘ（ｎ）　＝ｃｏｓ　（ωｏｎ十〇（ｎｌ）　　　　　
　　・−・・（７１となる。そして、入力信号ｘ（ｎ）
と出刃信号−Ｘ（ｎｌの周波数ｆ工、ｆｘに注目すると
、 ｆニーω。　　　　　　　　　　　　　・・・・（８）
ｆｘ＝ωｏ＋（θ（ｎｌ−〇（ｎ−１１）　　　　　　
・・・−（９１となり、係数Ｋにより位相変調された出
力信号Ｘ（ｎ）を得ることができる。

第２図（ａ）は、係ＰＩ　Ｋ　ｋ　Ｏ，９ｓｉｎω鹸と
し、４４０Ｈ２の楽音信号ｘ（ｎ）を入力した場合の出
刃信号ｚ（ｎ）の周波数変化を示す図であり、第２図（
ｂｌは２２０Ｈ２の楽音信号ｘ（ｎ）を入力した場合の
出力信号Ｘ（ｎ）の周波数変化を示す図である。これら
の図から明らかなように、時間的に変化する係数Ｋによ
り位相変調された出力信号Ｘ（ｎ）を得ることができる
つ第３図は、係数Ｋをに＝０　、　Ｋ＞０　、　Ｋ＜０
とした場合に、入力信号ｘ（ｎ）の任意の周波数に対す
る出力信号Ｘ（ｎｌの位相ずれの特性を示す図であって
、この図においては遅延集子ＤＬの遅延時間ｗ　ｔ−ｔ
ｏ、２・ｔｏ。

３・ｔｏとした場合の３つの東件の特性が示されている
。なお、第３図においてｆ、は入力楽音信号ｘ（ｎ）の
サンプリング周波数である。

ところで、変調周波数Ｋを発生する変調用係数発生器Ｍ
ＯＧは、第４図（ａ）または第４図（ｂｌに示すように
構成することができる。すなわち、第４図（ａ）に示す
ように、複数の変調効果それぞれに対応して所定の変調
波形Ｍ？Ｊｉ　（ｉ　；変調効果の種類）を記憶した変
調波形メモリＯＭ’ｉ設け、さらに、効果指定スイッチ
ＳＷから出力される変調効果の種類を示す信号ｉにより
クロック発生器ＣＧから信号ｉに対応した周波数ｆ、の
クロックパルスφｉｆ発生させる。

そして、このクロックパルスφｉｖｒカウンタＯＴＲに
カウントさせ、該カウンタＯＴＲから信号ｌに対応した
変化速度のメモリアドレス信号ＡＤＲｉ　’ｅ発生させ
、この信号ＡＤＲＬ’ｅ変調波形メモリＣＭの下位アド
レス信号として供給すると共に、信号１？変調波形メモ
リＣＭの上イＸ１アドレス信号（変調波形の種類を指定
する信号）として供給するっこれにより、スイッチＳＷ
で指定した変調効果に対応して時間的に変化する変調波
形ｈｌＷｉを変調用係数に！とじて発生させることがで
きる。

１だ、第４図（ｂ）に示すように、第４図（ａ）のクロ
ック発振器ＯＧとカウンタＯＴＲとから成る部分を周波
数ナンバメモリＦＮＭとアキュムレータＡＯＯにより構
成することができる。すなわち、各変調効果の周波数を
規定する周波数ナンバＦｔ（数値データ）全記憶した周
波数ナンバメモリＦＮＭを設け、該メモリＦＮＭからス
イッチ８Ｗにより指定された変調効果の種類に対応した
周波数ナンバＦｉを読出し、該ナンバＦｉｋアキュムレ
ータＡＯＯに供給する。そして、この周波数ナンバＴ！
ｉ’ｆアキュムレータＡＯＯにおいてクロックパルスφ
によって所定速度で累算し、ナンバＦｉに対応した繰返
し周期の累算呟ｑｌｊ（ｑ＝　１　＋　２　＋・・・）
を形成し、該累算値ｑＦｉを変調波形メモリＯＭの下位
アドレス信号として供給する。

これにより、スイッチＳＷで指定した変調効果に対応し
て時間的に変化する変調波形ｋＭｉを変調波形メモリＯ
Ｍから変訓用係ｆｉＫｉとして発生させることができる
つこの場合、基準の変調波形をメモリから発生させ、こ
の変調波形に’ＩＪ　Ｒ効果の種類に対応した係′＃ｋ
ｉを乗じたものｖｉ−ｆ訓用係数Ｋｉとしてもよい。

なお、第１図に示した構成では、ディジタルフィルタＤ
Ｆｉ１次の全帯域通過型フィルタによって構成している
が、さらに高次の全帯域通過型フィルタであっても良い
、、また、棺５図（ａ）に示すローパスフィルタ（又は
バイパスフィルタ）、！５図（１））に示す櫛型フィル
タ、第５図（Ｑ）に示すラティス型フィルタ、第５図（
ｄ、ｌに示す直接形Ｆ工Ｒフィルタなどのディジタルフ
ィルタの乗算器Ｍの係数を変化させても第１図の場合と
同様な効果を得ることができる。

次に、第１図または第５図（ａ）〜（ｄ）に示した構造
のディジタルフィルタＤＦヲ実現するための具体的構成
について説明する。各ディジタルフィルタＤＦはそれぞ
れ固有のハードウェアによって構成することができるが
、第６図に示すように構成することもできる。

第６図は任意の構造のディジタルフィルタＤＦを実現す
るための具体的構成を示す図であって、大別すると、記
憶部１０．演算部２０．制ｉ′＃ｆｆ＋＋３０゜メモリ
アドレス出力回路４０とから構成されている。

記憶部１０は、ｌ飴分のアドレスを遅延時間ｔ。

に対応させて任意の遅延時間ｊ−ｔｏ（、ｊ＝１　、２
・・・・）の遅延素子を実現するためのものであり、デ
ータメモリ１００とラッチ１０１とから構成されている
。

ここで、サンプリングタイムスロット（ｎ−ｊ）でデー
タメモリ１００に記憶させた信号ｘ（ｎ−ｊ）をｊ−ｔ
Ｑ時間経過したタイムスロツ）　（ｎ）で読出すために
は、ｊ−ｔＯ時間の間に変化したアドレス間隔緘ＤＲｖ
ｌ−タイムスロット（ｎ）における現在のアドレス値Ａ
Ｄｕ（ｎ）に加算または減算してメモリ１００に与えれ
ば良いっすなわち、信号□ｘ（ｎ）’（ｚデータメモリ
１００の高位アドレスから低位アドレスへ向けて記憶さ
せる場合、　　、１−ｔｏ時間前のアドレス値ＡＤＲ（
ｎ−ｊ）　＠ＡＤＲ（ｎ−ｊ）＝ＡＤＲ（ｎ）＋△ＡＤ
Ｒ−−−−（ｉｏ）によって求めてメモリ１００のアド
レス信号とするっまた、信号ｘ（ｎＨｒデータメモリ１
００の低位アドレスから高位アドレスへ向けて記憶させ
る場合。

ｊ−ｔＱ時間前のアドレス値ＡＤＨ（ｎ−ｊ）　’ｆｔ
Ａ−ＤＲ（ｎ−ｊ）　＝ＡＤＲ（ｎ）　−△ＡＤＲ−・
・（１３，）によって求めてメモリ１００のアドレス信
号とする。

これによって、ｊ−ｔｏ時間前に記憶させた信号ｘ（ｎ
−ｊｌを現在のサンプリングタイムスロット（ｎ）にお
いて遅れて読出すことができる。すなわち、データメモ
１００’２任意の遅延時…１の遅延素子として利用する
ことができる。なお、現在のサンプリングタイムスロッ
トの信号ｘ（ｎＨｒ書込むためのアドレス情報ＡＤＲ（
ｎ）および１−ｔＱ時間前の信号ｘ（ｎ−ｊ）’ｉ読出
すためのアドレス情報ＡＤＨ（ｎ−ｊ　）は後述する制
御部３０から供給される。この場合、フィルタ構造の種
類によっては遅延素子全複数制必要とするものがあるた
め、各遅延素子の番号に対応した情報ＤＬ＆（ｋ＝ｏ　
、　ｌ　、　２・・・）が上位アドレス情報として供給
される。

演算部２０は、ディジタルフィルタにおける加減演算お
よび乗算奮行うためのものであり、セレクタ２００　、
　演算回路２０１．テンポラリレジスタ２０２、ラッチ
２０３とを備えている。

セレクタ２００は、Ａ　１１１１１入力に入力楽音信号
ｘ（ｎ）が入力され、Ｂ側入力にデータメモリ１００か
らの読出し俳号Ｘ（ｎ−ｊ）がラッチ１０１を介して入
力され、０側入力にラッチ２０３ヲ介してテンポラリレ
ジスタ２０２の出力信号ＦＭ）Ｄが入力されており、こ
れらの入力信号ｘ（ｎ）　、ｘ（ｎ−ｊ　）　、ＲＧＤ
は制御部３０から出力される虫しクト制御信号８Ｌ１に
よりいずれかが選択され、演算回路２０１の演算人力■
に供給される。

演算回路２０１は、演算人力■に変調用係数発生器ＣＧ
から発生された変調用係数ｉＫｍがラッチ５０を介して
入力され、演算人力■にセレクタ２００の出力信号（ｘ
（ｎ＞　、ｘ（ｎ−ｊ）　、ＲＧＤ）が入力され、演算
人力■にテンポラリレジスタ２０２の出力信号ＲＧＤが
ラッチ２０３を介して大力さｒている。また、演算回路
２０１は、制御部３０から出力される演算制御信号ＯＴ
Ｌ　（３ビツト構成）により。

■＝■・■＋■　　　　　・・・・（］　２−１　）■
＝■＋■　　　　　　・・・・（１２−２）■＝■　　
　　　　　　・・・・　（１，２−３）■−■　　　　
　　　　・・・・　（１２−４）■＝◎　　　　　　　
　・・・・（１２−５）の演算全実行し、その演算直■
？テンポラリレジスタ２０２．出力レジスタ７０．記憶
部１ｏに供給する。

テンポラリレジスタ２０２は、演算回路２０１の演ｊｔ
４０ｉｉ■を一時記憶しておくためのものであり、この
レジスタ２０２にはレジスタ番号情報ＲＧｒＩＬ（制御
部３０から出力される）によって指定される複数のレジ
スタＲ，−Ｒ，が設けられ、演算値人力■は書込み制御
信号ＷＲ２ｉ“１゛′にすることにより情報ＲＧ、に対
応するレジスタＲｍＫ書込まれる。

制御部３０は、効果指定スイッチ回路６０により指定し
た変調効果を実現するための各種の制御信号を出力する
もので、プログラムメモリ３ｏ１゜プログラムカウンタ
３０２．プログラムデコードメモリ３０３．制御信号出
力レジスタ３０４とを備えている。

プログラムメモリ３０１には、複数種類のフィルタ構造
のディジタルフィルタを選択的に実現するため、複数種
類の制御プログラムが予約記憶されている。どの制御プ
ログラムを出力すべきかは、効果指定スイッチ回路６０
から出力される変調効果の指定信号ｔ（複数ビット）に
より指定される。

そして、指定された制御プログラムの内容は、クロック
パルスφｏｆカウントするプログラムカウンタ３０２の
出力情報ＰＯによって１ステツプ毎に順次読出される。

この場合、１つのディジタルフィルタに関する全ての処
理を１サンプリングタイムスロツト（ｔｏ）内で終了さ
せるために、サンプリング周波数を２５ＫＨ２，マスタ
クロックパルスφＯの周波数ヲ４．８ＭＨ２とすると、
１つの制御プログラムステップ数は４８００／＝１９２
以内で構成される。そして、各ス５ テップの制御プログラムは、遅延素子ＤＬの番号情報Ｄ
ＩＪ　、データの書込みアドレス情報ＡＤＨ（ｎｌ　、
読出しアドレス情報ＡＤＲ（ｎ−ｊｌ　、レジスタ番号
情報ＲＧｒｎ　、係数読出し用のアドレス情報ＡＤＲ（
ｍ）と、演算制御やラッチの誉込み制御ケ行うための複
数ビットからなるオペレーションコードＯＰＯとヲ含み
、前者の情報ＤＩＪＣ、ＡＤＲ（ｎ）　、　Ａ、ＤＲ（
ｎ−ｊ　ｌ　、　ＲＧｍ、　ＡＤＲ（ｍ）は制御信号出
力レジスタ３０４ヲ介してそのま１出力さｆ″Ｌ、、を
者のオペレーションコードＯＰＯはプログラムデコード
メモリ３０３において演算制御信号ＯＴＬ。

セレクト制御信号８１，１　、書込み制御信号ＷＲ１−
４Ｒ３。

ラッチ制御信号Ｌ１〜Ｌ３にデコードされた後制御信号
出力レジスタ３０４から出力される。

なお、情報ＡＤＨ（ｍ）　７１７、効果指定スイッチ回
路６０の出力情報番で指定された変調効果におけるｍ番
目の変調用係数ｉＫｍを係数発生器ＣＧから読出すため
のアドレス情報である。

次に、メモリアドレス出力回路４０は、データメモリ１
００における情報の書込みおよび読出しのためのアドレ
ス１青報ＤＭ−ＡＤＨを出力するものであり、制御信号
出刃レジスタ３０４から出力されるメモリ番号情報ＤＬ
ｋ’ｉ上位アドレス情報とし、その下位に書込みアドレ
ス情報ＡＤＨ（ｎ　）または読出しアドレス情報ＡＤＨ
（ｎ−ｊ　）を付加し、この１組の情報をアドレス情報
ＤＭ−ＡＤＨとして出力する。

なお、変調用係数発生器ＣＧは、効果指定スイッチ回路
６０において指定された変調効果に対応する変調用係Ｐ
　ｉＫｍを発生する。また、最終演算饋は出力レジスタ
７０を介して出力される。

次に、以上の構成の動作について説明する。なお、ここ
では第１図に示したフィルタ構造が指定さねでいるもの
とする。そして、遅延素子ＤＬの番号ｍはｒｍ＝ＯＪと
し、加算器Ａ１の加算結果はレジスタ番号「０」のレジ
スタＲｏに一時記憶され、加算器Ａ２の加算結果はレジ
スタ番号「１」のレジスタＲ１に一時記憶されるものと
する。また、乗算器Ｍ１の乗算係数は［ｊＫｔＪ、乗算
器Ｍ２の乗算係数はｒ−ｉＫｓＪとする。

まず、現在時刻の入力楽音信号ｘ（ｎ）　、ｊ”’時間
前の楽音信号ｙ（ｎ−ｊ）　５川用係数ｉＫ２とにより
、７（ｎ）　＝Ｘ（ｎ）　−ｊＫ２−７（ｎ−ｊ　ｌ全
演算し、この演算値ｙ（ｎ／）ｉレジスタＲｅに一時記
憶させるため１次のステップ（１）〜（６）が実行され
る。

（１）初めに、変調用係数発生ＢＣｅに対して係数ｒ−
ｉＫｇＪを読出すためのアドレス情報ＡＤＫ（２］が与
えられ、係＊ｒ−ｉＫｇＪが読出される。この時、ラッ
チ制御信号Ｌ３が制御信号出力レジスタ３０４から出力
され、変調用係数発生器ＣＧから読出された係数ｒ−１
ＫｇＪはラッチ５０にラッチされ、演算回路２０１の演
算人力■に供給される。

（２）次に１，１−ｔｏ時間前の楽音信号ｙ（ｎ−ｊ）
を読出すため、ｋ＝０のメモリ番号情報ＤＬｋ　ｆ上位
とし、情報ＡＤＨ（ｎ−ｊ）ｆ下位とするアドレス情報
ＤＭ　−ＡＤＨがデータメモリ１００に与えられるうこ
れによって、ｊ−ｔＯ時間前の楽音信号ｙ（ｎ−ｊ）が
読出される。この時、ラッチ制御信号Ｌ１が制御信号出
刃レジスタ３０４から出力され、楽音信号ｙ（ｎ−ｊ）
はラッチ１０１にラッチされる。

なお、楽音信号ｙ（ｎ−ｊ　）の“ｊｌｌは、第１図の
遅延素子ＤＬの遅延時間が１０であるため、ここではｒ
ｊ＝ｌＪである。

（３）次に、ラッチ１０１に一時記憶されている楽音信
号７（ｎ−ｊ　）とラッチ５０に一時記憶されている係
数「−１ＫｘＪとを乗算するため、セレクタ２００にお
けるＢＯ１ｌ１選択入力を選択出力するだめのセレクト
制御信号ＳＬｉと、「■−の・■ｊの演算を奥行させる
ための演算制御信号ＯＴＬが制御信号出力レジスタ３０
４から出力される。

これにより、セレクタ２００は楽音信号ｙ（ｎ−ｊ　）
’に演算回路２０１の演算入力■に供給する。まだ、演
舞回路２０１は ■＝■・■”−１Ｋ２・ｙ（ｎ−ｊ） の演１Ｋを実行する。

（４）次に、演算回路２０１の演算値 ■＝−ｉＫ２・ｙ（ｎ−ｊ） 全テンポラリレジスタ２０２内のレジスタＲＯに一時記
憶させるため、ｍ＝０のレジスタ番号情報ＲＧｍおよび
書込み制御信号ＷＲ２が制御信号出力レジスタ３０４か
ら出力される。これにより、演算回路２０１において得
られた演算値■はレジスタＲＯに一時記憶される。

（５）次に、レジスタＲＯの内容「−１Ｋ２・ｙ（ｎ−
ｊ　）　Ｊと現在時刻の大力楽音信号ｘ（ｎ　）とを加
算し、その加算直ヲレジスタ’ＲＯに再記憶させるため
、まずレジスタＲＯの内容「−１Ｋ２　・７（ｎ−ｊ　
）　Ｊがラッチ２０３に転送された彼、セレクタ２００
のＡ　ｌｌ＋セレクト入力を選択するセレクト制御信号
ＳＬＩと、「■＝■＋■」の演算を実行させるための演
算制御信号ＯＴＬが制御信号出力レジスタ３０４から出
力される。

これによシ、セレクタ２００は楽音信号ｘ（ｎ）’（ｒ
演算回路２０１の演算人力■に供給する。また、演算回
路２０１は ■＝■十■＝ｘ（ｎｌ　−１Ｋｔ　・ｙ（ｎ　ｊｌの演
算を実行する。

（６）次に、この演算結果■全レジスタＲｏに記憶させ
るため、ｍ−０のレジスタ番号情報ＲＧｒｎおよび書込
み制御信号ＶｌｌＲ２が制御信号出力レジスタ３０４か
ら出力される。これにより、レジスタＲｏにはｙ（Ｒ３
＝ｘ（ｎ）−ｉＫｇ・３’（ｎ−１１で示される演算値
が記憶される。

次に、ｒ　Ｘ（ｎ）　−Ｉｔ　・ｙ（ｎ）　＋ｙ（ｎ−
１）Ｊ　’ｅ演算し、この演算＠Ｘ（ｎ）をテンポラリ
レジスタ２０２内のレジスタＲ１に一時記憶させ、この
後肢演算値Ｘ（ｎ）を出力レジスタ７０￥ｒ介して出力
するために次のステップ（７）〜（１４）が実行される
。

（７）初めに、ｒｙ（ｎ）・１ＫＩＪの演算を実行する
ため。

レジスタＲｏの内容ｒｙ（ｎｌ　＝ｘ（ｎｌ−ｉＫｇ・
ｙ（ｎ−１）Ｊがラッチ２０３に転送された後、係数ｉ
Ｋ１が変調用係数発生器ＣＧから読出されてランチＬ３
にラッチされろう（８）次に、セレクタ２００のＯ側選
択入力を選択するためのセレクト制御信号ＳＩ４と、「
■＝■・■」の演算を実行させるだめの演算制御信号Ｏ
ＴＬが制御信号出力レジスタ３０４から出力される。

これにより、セレクタ２００はラッチ２０３の出力信号
７（Ｒ３を選択して演算回路２０１の演算人力■に供給
する。また、演算口ｗＩ２０１は ■＝■・■＝　ｉＫｌ・７（ｎ） の演算を実行する。

（９）次に、この演算値■をレジスタＲ１に一時記憶さ
せるため、　ｓ−１のレジスタ番号情報ＲＧ７におよび
書込み制御信号ＷＲ２が制御信号出力レジスタ３０４か
ら出力される。これにょシ、演算回路２０１で得られた
演算値［■＝ｉＫｔ・７（ｎ）　ＪはレジスタＲ１ニ記
憶される。

（１０次に、レジスタＲ１の内容ｒｉＫ１・ｙ（ｌ　Ｊ
と〕’ｔ。

時間前の信号ｙ（ｎ−１）とを加算するため、信号ｙ（
ｎ−１）が前述のステップ（２）と同様にして読出され
、ラッチ１０１に転送される。

（１１）次に、レジスタＲ１の内容ｒｊＫｉ　・ｙ（ｎ
ｌ　Ｊが読出されてラッチ２０３に転送された後、セレ
クタ２００におけるＢ　１ｌｌｌｌ入力を選択するため
のセレクト制御信号ＳＬ１と、「■＝■十■」の演算を
実行させるための演算制御信号ＯＴＬが制御信号出力レ
ジスタ３０４から出力される。

これによシ、セレクタ２００はラッチ１０１の出力信号
ｙ（ｎ−１）’ｅ選択して演算回路２０１の演算人力■
に供給するつまた、演算回路２０１は ■＝■＋■＝　ｙｆｎ−１）＋　ｉＫｓ　−ｙ（ｎ）の
演算を実行する。この演算結果は前述のステップ（９）
と同様にしてレジスタＲｓに記憶されるっこれにより、
レジスタＲｓＫに Ｘ（ｎｌ＝７（ｎ−１）ｌＫｔ−ｙ（ｎｌで示される信
号Ｘ（ｎｌが記憶される。

（１２）次に、レジスタＲ１の内容Ｘｆｎ）　會出カレ
シスタ７０を介して出力するため５まずレジスタＲ１の
内容Ｘ（ｎ）がラッチ２０３に転送された後、「■弓」
の演算全実行させるための演算制御信号ＯＴＬが制御信
号出力レジスタ３０４から出力される。

これにより、演算回路２０１は ■二の＝　Ｘ（ｎ）　＝７（ｎ−１）　＋　ｉＫｌ　−
７（ｎ）の演算？実行する。

（１３）次に、制御信号出力レジスタ３０４から書込み
制御信号ＷＲ３が出力され、演算回路２０１の演算結果
■が出刃レジスタ７０に記憶される。これによって１出
力レジスタ７０は Ｘ（ｎ）　＝ｙ（ｎ−１）＋１Ｋｔ−ｙ（ｎｌで示され
る出刃信号？送出するつこの場合、ＬＫｔ−ｉＫ２とす
れば、前述の第（１１式と等しい出力信号Ｘ（ｎｌが送
出される。すなわち、入力楽音信号ｚ（ｎ）にに訓効果
の付与された信号Ｘ（ｎ）が送出される。

（１４）次に、レジスタＲＯに記憶されている内容ｙ（
ｎ）−ｘ（ｎ）−ｉＫ２・ｙ（ｎ−１）を次のサンプリ
ングタイムスロット（ｎ＋１１で便用するため、このレ
ジスタＲｏの内容がデータメモリ１０口に書込まれる。

この後、以上のような動作が各サンプリングタイムスロ
ット毎に行なわれる。

このように、この実施例の変調効果装置においては、フ
ィルタの構造およびＫｌｌ用の係数を制御プログラムに
よυ自由に変えることができるため、同一回路で各種の
変詞効％全得ることができるなど汎用性および経済性と
いう点で優れた利点がある。また、遅延素子にディジタ
ルメモリを利用しているため、ｓｒ比が良好となり音質
の良い変調効果を得ることができる。また、ディジタル
符号化された楽音信号を直接人力できるため、電子楽器
に組合せて利用する場合でもＤＡｉ換器やフィルタが不
要となシ、集積化することができる。９１１えば、電子
楽器に組合せる場合、第７図（ａ）に示すように、２つ
のディジタルフィルタＤＰ１とＤＦ２と？設け、各フィ
ルタＤＰＩ、ＤＦ２に与える変調１用係〔Ｋａ　、Ｋｂ
　ｆ　、各フィルタＤＰＩ　、　ＤＦ２の出力信号ＸＮ
ｎ）。

Ｘ２（ｎ）の周波数変動が１８０の位相差となるように
設定し、各フィルタＤＰＩ、ＤＰｇの出力信号Ｘ１（ｎ
）とＸｇ（ｎｌと全加算器Ａによシ加算して出力すれば
、トレモロ効果あるいはコーラス効果を得ることができ
る。この場合、第７図（ｂ）に示すように、大力楽音信
号ｘ（ｎ）との位相差が１８０となるような信号Ｘ（ｎ
）ｉｌつのディジタルフィルタＤＦにょ）形成し、この
信号Ｘ（ｎ）と入力楽音信号ｘ（ｎ）との加算信号全出
力するようにしてもよい。

さらに、杭７図（Ｑ）に示すように、３つのディジタル
フィルタＤＦｌ、ＤＦｇ、ＤＦｓ　？設け、各フィルタ
ＤＦＸ〜ＤＦ８の出刃信号Ｘ５（ｎ）、Ｘｇ（ｎｌ、ｌ
５（ｎ）の周波数変動が１２０の位相差となるように係
数Ｋａ、Ｋｂ、Ｋ１１を設定すれば、加算器Ａからはア
ンサンプル効果の付与された信号が出力される。

以上の説明から明らかなように、この発明による変調効
果装置はディジタルフィルタ内の乗算係数ｙｋｆ化させ
ることにより出力信号周波数を変化させることができる
ことを利用し、ディジタル符号化された楽音信号を入力
とするディジタルフィルタの内部の乗算係数を、所望の
変調効果に対応して時間的に変化させるようにしたもの
であるっこのため、Ｓ／Ｎ比が良好な変調効果を簡拳に
得ることができる。また１回路構成の集積化ができ、装
置規模を小さくすることができるなど、電子楽器と組合
せて使用する場合に優れた効果があるっ

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は第
１図に示した回路において乗算係敬を変化させた場合の
出力信号の周波数変化を示す図、第３図は第１図の回路
において入力信号周波数の変化に対する出力信号の位相
変化會示す図、第４図は変調用係数発生器の−ｆｆ／ｉ
ｌ　７に示す回路図、第５図はこの発明に使用するディ
ジタルフィルタの他の例を示す図、第６図にディジタル
フィルタを実現するための具体的構成全示すブロック図
、第７図はこの発明の応用ｆＨ，ｌ　ｋ示すブロック図
である。 ＤＦ・・・・ディジタルフィルタ、　　Ａｌ、Ａｘ　・
・・・加算器、Ｍｈ、Ｍ２・・・・乗算器、　ＤＬ・・
・・遅延紫子、　ＭＯＧ・・・・変調用係数発生器、１
０・・・・記憶部、２０・・・・演算部、３０・・・・
制御部、４０・・・・メモリアドレス出力回路。 特許出願人　　日本楽器製造株式会社 代理人　山川政樹（ｔυ為１名） ２７− 第１図 第４図 （（１） （ｂ） 〈−と 〜　０６０　　ψ　＋ｆ　〜　０　Φ　ψ　く　〜　Ｏ
ｃｏ　　Φ　ぐ〜ｕ’＋　　、６　４　　Ｊ　　Ｊ　　
４　　Ｊ　　Ｉ”ｌ　　ｍ　　ｍ　　Ｍ　　ｍ　　Ｆｌ
　　ｒｖ　　＃　　ｒｖ臂　Ｊ　　＋ｔ　＋ｔ　’Ｊ　
　Ｊ　　Ｊ　　４　−ｊ　　臂　ぐ　ＪＪＪＪＪ−ト Ｖ口 鴫旺−と

Claims (3)

【特許請求の範囲】
1. （１）ディジタル符号化された楽音信号を入力とするデ
   ィジタルフィルタと、該ディジタルフィルタの内部の乗
   算器に対し時間的に変化する乗算係数を供給する係数発
   生器とを具備し、上記ディジタルフィルタの出力から上
   記乗算器Ｖの時間変化に関連して位相または周波数変調
   された楽音信号を得るようにしたことを特徴とする変調
   効果装置。
2. （２）前記ディジタルフィルタは、全帯域通過型のディ
   ジタルフィルタにより構成することを特徴とする特許請
   求の範囲第１項記載の変調効果装置。
3. （３）前記係数発生器は、所望の変調効果に対応した乗
   算係数を記憶したメモリと、所望の変調効果に対応して
   時間変化するメモリアドレス信号を形成し、上記メモリ
   のアドレス入力に供給するアドレス信号発生回路とから
   構成することを特徴とする特許請求の範囲第１項または
   第２項記載のいずれかの変調効果装置。