JPH0468634B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は波形発生装置に関するものである。

［従来技術］ 従来、出力される楽音信号の高調波成分をカツ
トしたり逆に高調波成分を強調したりするには、
アナログフイルタ回路やデジタルフイルタ回路を
用いて、楽音信号につきリアルタイムでフイルタ
をかける等していた。

［従来技術の問題点］ しかしながら、上記のものではフイルタ回路が
特別に必要であり、部品点数が増えてしまうとい
う問題点があり、さらにデジタルフイルタ回路で
は、アナログ楽音信号をＡ−Ｄ変換して遅延等の
演算処理を行つてからＡ−Ｄ変換するため、フイ
ルタ処理に時間がかかるという問題点があつた。

［発明の目的］ この発明は上述した事情に鑑みてなされたもの
で、その目的とするところは、フイルタ回路を一
切用いなくともフイルタ効果のかかつた楽音を放
音させることができる波形発生装置を提供しよう
とするものである。

［発明の要点］ この発明は上述した目的を達成するために、波
形記憶手段からの音響波形信号に対し、プロセツ
サ手段が予め定められた処理プログラムに従つて
フイルタ演算を施して波形記憶手段に記憶させる
ようにして、フイルタリング処理を専用のフイル
タ回路（デジタルフイルタ）を用いずに音響波形
信号に対し実行するものである。

［実施例の構成］ 以下、本発明の一実施例につき図面を参照して
詳述する。

第１図は波形発生装置の全体回路図であり、図
中１０はスイツチ入力部であり、このスイツチ入
力部１０には外部から入力される音声をサンプリ
ング処理して記憶させるためのサンプルキー、こ
のサンプル記憶された音声にフイルタ処理を行う
ためのフイルタキー、このフイルタ処理された音
声につき音階をつけて楽音として放音させる音階
キーのほか、各種音色、リズム、コード等を指定
するためのキーが設けられている。

上記サンプルキーによるサンプル処理時には、
マイク３２により入力される外部音声の音声信号
がアンプ１８を介して増幅され、フイルタ１９で
音色制御され、Ａ／Ｄ変換器２０でデジタル信号
に変換されてＡ／Ｄデータセツト部２１で所定周
期ごとにサンプリングされた波形データセレクト
部１３を介して波形RAM１１に書き込まれてい
く。

上記フイルタキーによるフイルタ処理時には、
上記波形RAM１１の書き込まれた波形データが
１ステツプずつ読み出され、データセレクト部１
３、データセツト部１７を介してCPU１に与え
られ、ローパスやハイパス等のフイルタ処理が行
われて、そのフイルタ処理データは再びデータセ
ツト部１７、データセレクト部１３を介し、今度
はフイルタRAM１２に書き込まれていく。この
フイルタ処理は、ローパスの場合は、あるアドレ
スの波形データとのその次のアドレスの波形デー
タの平均をとつて、波形の変化を平均化する形で
行われ、ハイパスの場合は、あるアドレスの波形
データとその次のアドレスの波形データの差をと
つて、その変化率に応じた微分波形を得る形で行
われる。

上記音階キーによる音階処理時には、上記フイ
ルタRAM１２に書き込まれたフイルタ処理デー
タが１ステツプずつ読み出され、データセレクト
部１３を介し、乗算器２３でCPU１によつてエ
ンベロープセツト部２２にセツトされたエンベロ
ープデータが乗算され、Ａ／Ｄ変換器２４、アン
プ２５を介しスピーカ２６より楽音として放音さ
れる。上述の各処理の場合、データセレクト部１
３での各データの送出先の選択は、CPU１から
のデータセレクト信号ｂによつて行われる。

これら各処理にあたつての波形RAM１１、フ
イルタRAM１２へのアクセスに必要な各種アド
レスデータは、CPU１によつて汎用アドレスセ
ツト部２、リターンアドレスセツト部３、スター
トアドレスセツト部４、エンドアドレスセツト部
５に夫々セツトされる。汎用アドレスセツト部２
には、上記フイルタ処理にあたつて、順次インク
リメントされていく波形RAM１１の読出アドレ
ス又はフイルタRAM１２の書込アドレスがセツ
トされる。スタートアドレスセツト部４には、上
記サンプル処理又は音階処理にあたつての、波形
RAM１１の書込開始（スタート）アドレス又は
フイルタRAM１２の読出開始（スタート）アド
レスがセツトされ、エンドアドレスセツト部５に
は、同じく上記サンプル処理又は音階処理にあた
つての波形RAM１１の書込最終（エンド）アド
レス又はフイルタRAN１２の読出最終（エンド）
アドレスがセツトされる。リターンアドレスセツ
ト部３には、上記音階処理にあたつての、フイル
タRAM１２からフイルタ処理データを繰り返し
読み出す場合のフイルタRAM１２の読出折返
（リターン）アドレスがセツトされる。

上記汎用アドレスセツト部２からのアドレスデ
ータは、そのままアドレスセレクト部６、RAM
アドレスセツト部７を介して波形RAM１１、フ
イルタRAM１２に与えられる。リターンアドレ
スセツト部３からのリターンアドレス又はスター
トアドレスセツト部４からのスタートアドレス
は、アドレスセレクト部６を介してRAMアドレ
スセツト部７にセツトされた後、インクリメント
部８で順次インクリメントされて再びアドレスセ
レクト６を介してRAMアドレスセツト部７にセ
ツトされ、波形RAM１１、フイルタRAM１２
に与えられる。この順次インクリメントされるア
ドレスは、一致回路９にも与えられ、エンドアド
レスセツト部５からのエンドアドレスと一致する
と一致信号ｊがCPU１に与えられ、サンプリン
グ書込が終了されたり、音階読出処理時のリター
ンアドレスのセツト又は再セツトが行われたりす
る。この場合、アドレスセレクト部６での各アド
レスの選択は、CPU１からのアドレスセレクト
信号ａによつて行われる。

上述のスタートアドレス又はリターンアドレス
のインクリメント周期、サンプル処理時のサンプ
リング周期は、タイムカウンタ１４、基準値セツ
ト部１５、タイマー一致回路１６によつて決定さ
れる。基準値セツト部１５には、上記インクリメ
ント周期又はサンプリング周期に相当する基準値
がCPU１によつてセツトされてタイマー一致回
路１６に与えられ、タイムカウンター１４からの
タイムカウント値がこの基準値と一致するごと
に、タイマー一致回路１６より歩進信号ｃが出力
される。この歩進信号ｃは、アンドゲート３１を
介して上記Ａ／Ｄ変換器２０にサンプル信号ｈと
して与えられるとともに、上記Ａ／Ｄデータセツ
ト部２１にラツチ信号ｉとして与えられるほか、
上記インクリメント部８にアドレスのインクリメ
ント信号として与えられ、さらにRAM制御信号
セレクト部２７に書込／読出タイミング信号ｇと
して与えられる。このRAM制御信号セレクト部
２７からは、この書込／読出タイミング信号の印
加に基づいて、上記波形RAM１１又はフイルタ
RAM１２に書込／読出信号Ｒ／Ｗが出力され
る。この書込／読出信号Ｒ／Ｗの送出先の選択
は、CPU１からのRAMセレクト信号ｄによつて
行われる。

一方、上記タイマー一致回路１６からの歩進信
号ｃは、さらにCPU１に与えられるほか、オア
ゲート３０を介して上記タイムカウンタ１４にク
リア信号ｆとして与えられる。このタイムカウン
タ１４には、CPU１からもオアゲート３０を介
してクリア信号ｆが与えられる。また上記アンド
ゲート３１には、CPU１からのサンプリング作
動信号ｅによつて開成され、この信号ｅが与えら
れている時のみ、サンプリング書込が可能とな
る。

なお、CPU１にはフイルタ処理にあたつて必
要なレジスタＡ，Ｂ，Ｃ，Ｅ，Ｆが設けられてい
る。

［実施例の動作］ 次に本実施例の動作について述べる。

〈全体処理〉 スイツチ入力部１０のパワースイツチ（図示せ
ず）がオンされると、CPU１は第１図の各回路
やＡ〜Ｆのレジスタのイニシヤライズ処理を行い
（ステツプN1）、スイツチ入力部１０に対しキー
サンプリングを行い（ステツプN2）、オンキーが
あるとすると、そのキーがサンプルキーであれ
ば、第３図のサンプル処理、フイルターキーであ
れば、第４図のフイルタ処理、音響キーであれ
ば、第５図の音階処理、これ以外のキーであれ
ば、それに応じた処理を行う（ステツプN3〜
N7）。

〈サンプル処理〉 上記サンプル処理は第３図のフローチヤートに
基づいて行われる。

すなわち、CPU１は、スタートアドレスセツ
ト部４にスタートアドレス、エンドアドレスセツ
ト部５にエンドアドレスをセツトして、波形
RAM１１の外部音の波形データの書き込みエリ
アを指定し（ステツプS1）、スタートアドレスセ
ツト部４に対するアドレスセレクト信号ａをアド
レスセレクト部６に与え（ステツプS2），スター
トアドレスをRAMアドレスセツト部７にセツト
させる。

次いで、CPU１は、外部音のサンプリング時
間に相当する基準値を基準値セツト部１５にセツ
トしてタイムカウンタ１４をクリアし（ステツプ
S3）、波形RAM１１に対するデータセレクト信
号ｂをデータセレクト部１３に与え（ステツプ
S4）、Ａ／Ｄデータセツト部２１から波形RAM
１１へのバスラインを開かせる。

そして、CPU１はサンプリング作動信号ｅを
アンドゲート３１に与えて開成させ、タイマー一
致回路１６からの歩進信号ｃをＡ／Ｄ変換器２
０、Ａ／Ｄデータセツト部２１に与えるようにす
る（ステツプS5）。この歩進信号ｃは、タイムカ
ウンタ１４のタイムカウント値が基準値セツト部
１５のサンプリング周期の相当する基準値に一致
するごとに出力されるので、サンプリング周期信
号となり、Ａ／Ｄ変換器２０、Ａ／Ｄデータセツ
ト部２１がサンプリングタイミングごとに駆動さ
れるとともに、インクリメント部８もサンプリン
グタイミングごとにインクリメントされてスター
トアドレスがエンドアドレスに向つて歩進されて
いく。

この間に、マイク３２に与えられる外部音は、
アンプ１８、フイルタ１９を介し、Ａ／Ｄ変換器
２０、Ａ／Ｄデータセツト部２１でサンプリング
され、その波形データがデータセレクト部１３を
介して波形RAM１１に書き込まれていく。

そして、インクリメント部８で歩進されるアド
レスが、エンドアドレスに一致すると、一致回路
９よりCPU１に一致信号ｊが与えられる。する
と、CPU１は、エンドアドレスまでの外部音の
波形データの書き込みが終つたことを判別し（ス
テツプS6）、サンプリング作動信号ｅの出力を止
め（ステツプS7）、サンプリング書込処理を終了
させる。

こうして、波形RAM１１に外部音の波形デー
タが書き込まれたことになる。

〈フイルタ処理〉 上記フイルタ処理は第４図のフローチヤートに
基づいて行われるが、この第４図はローパスのフ
イルタ処理の例を示すものである。

まずCPU１は、レジスタＥに波形RAM１１の
スタートアドレスをセツト後、このスタートアド
レスを汎用アドレスセツト部２にセツトして、汎
用アドレスセツト部２に対するアドレスセレクト
信号ａをアドレスセレクト部６に与え、汎用アド
レスセツト部２のスタートアドレスをRAMアド
レスセツト部７にセツトさせて、波形RAM１１
に対する読出開始アドレスを与える（ステツプ
F1〜F4）。次いでCPU１は、RAM制御信号セレ
クト部２７を通じて波形RAM１１に読出信号Ｒ
を与え、データセツト部１７に対するデータセレ
クト信号ｂをデータセレクト部１３に与えて、波
形RAM１１のスタートアドレスより読み出され
る波形データをデータセツト部１７を介してレジ
スタＡにセツトする（ステツプF5〜F8）。

そして、いままだRAMアドレスセツト部７の
アドレスはスタートアドレスでエンドアドレスに
は達しておらず、一致信号ｉは与えられないか
ら、CPU１は全波形データの読み出しが完了し
ていないことを判別し（ステツプF9）、上記レジ
スタＥのスタートアドレスを＋１したアドレスを
レジスタＦにセツト後、このアドレスを汎用アド
レスセツト部２にセツトして、汎用アドレスセツ
ト部２に対するアドレスセレクト信号をアドレス
セレクト部６に与え、汎用アドレスセツト部２の
スタートアドレスの次のアドレスをRAMアドレ
スセツト部７にセツトさせる。（ステツプF10〜
F13）。次いでCPU１は、RAM制御信号セレクト
部２７を通じて波形RAM１１に読出信号Ｒを与
え、データセツト部１７に対するデータセレクト
信号ｄをデータセレクト部１３に与えて、波形
RAM１１のスタートアドレスの次のアドレスよ
り読み出される波形データをデータセツト部１７
を介してレジスタＢにセツトする（ステツプF14
〜H17）。

次に、CPU１は、レジスタＡのスタートアド
レスの波形データとレジスタＢのスタートアドレ
スの次の波形データとを加算して２で割り、両波
形データの平均値を演算算出しこれをフイルタデ
ータとしてレジスタＣにセツトする（ステツプ
F18）。

こうして、波形RAM１１の各波形データは隣
合う波形データとの平均値とされ、波形の変化が
平均化されてローパスのフイルタ処理が行われる
ことになる。

そして、CPU１は、再びレジスタＥのスター
トアドレスを汎用アドレスセツト部２にセツトし
て、汎用アドレスセツト部２に対するアドレスセ
レクト信号ａをアドレスセレクト部６に与え、汎
用アドレスセツト部２のスタートアドレスを
RAMアドレスセツト部７にセツトさせ、このス
タートアドレスを今後はフイルタRAM１２の書
込開始アドレスとして与える（ステツプF19〜
F21）。次いでCPU１は、上記レジスタＣのフイ
ルタデータをデータセツト部１７にセツトし、フ
イルタRAM１２に対するデータセレクト信号ｂ
をデータセレクト部１３に与えて、上記フイルタ
データをフイルタRAM１２に与えさせ、RAM
制御信号セレクト部２７を通じてフイルタRAM
１２に書込信号Ｗを与えて、フイルタRAM１２
のスタートアドレスに上記フイルタデータを書き
込む（ステツプF22〜F24）。

こうして、ローパスのフイルタデータがフイル
タRAM１２にセツトされることになる。

この後、いままだRAMアドレスセツト部７の
アドレスはスタートアドレスでエンドアドレスに
は達しておらず、一致信号ｊは与えられないか
ら、CPU１は全波形データの読み出しが完了し
ていないことを判別し（ステツプF25）、レジス
タＥのスタートアドレス＋１して（ステツプ
F26）、上述したステツプF2〜F8の波形RAM１
１のあるアドレスの波形データの読み出し処理
と、ステツプF10〜F17のその次のアドレスの波
形データの読み出し処理と、ステツプF18の平均
化によるローパスのフイルタデータ演算処理と、
ステツプF19〜F24のフイルタ演算結果データの
フイルタRAM１２への書き込み処理とが繰り返
されていく。

このようにして、波形RAM１１のエンドアド
レスの波形データが読み出されると（ステツプ
F2〜F8）、平均をとる次のアドレスの波形データ
が存在しないため、CPU１は、波形データの読
み出しがエンドアドレスまで達して、一致回路９
より一致信号ｊが与えられた後（ステツプF9）、
レジスタＡのエンドアドレスの波形データをその
ままレジスタＣにセツトし、これをフイルタデー
タとしてフイルタRAM１２のエンドアドレスに
セツトしていき、フイルタ処理を終える（ステツ
プF19〜F25）。

こうして、波形RAM１１の波形データをロー
パスのフイルタ演算処理したフイルタデータがフ
イルタRAM１２に書き込まれることになる。

また、ハイパスのフイルタ処理を行うには、第
４図のステツプF18で、２つの波形データの平均
値をとる代わりに、２つの波形データの差をと
り、ステツプF27で、レジスタＣに「０」をセツ
トして、エンドアドレスは波形データの差がない
ものとすればよい。

これにより、隣合う２つの波形データの変化率
に応じた微分値が得られ、ハイパスのフイルタ処
理が行われることになる。

〈音階処理〉 上記音階処理は第５図のフローチヤートに基づ
いて行われる。

すなわち、CPU１は、リターンアドレスセツ
ト部３にリターンアドレス、スタートアドレスセ
ツト部４にスタートアドレス、エンドアドレスセ
ツト部５にエンドアドレスをセツトして（ステツ
プK1）、フイルタRAM１２に対するRAMセレク
ト信号ｄをRAM制御信号セレクト部２７に与え
（ステツプK2）、乗算器２３に対するデータセレ
クト信号ｂをデータセレクト部１３に与えて（ス
テツプK3）、フイルタRAM１２から乗算器２３
へのバスラインを開かせる。

次いで、CPU１は、音階キーの指定音高に応
じたインクリメント周期に相当する基準値を基準
値セツト部１５にセツトしてタイムカウンタ１４
をクリアする（ステツプK4）。すると、タイムカ
ウンタ１４のタイムカウント値が基準値セツト部
１５の指定音高に応じたインクリメント周期に相
当する基準値に一致するごとに歩進信号ｃが出力
されるので、インクリメント部８は上記周期でイ
ンクリメントされてスタートアドレスがエンドア
ドレスに向つて歩進されていく。この歩進信号は
RAM制御信号セレクト部２７を介して読出信号
ＲとしてフイルタRAM１２にも与えられてい
く。これによりフイルタRAM１２よりフイルタ
データが読み出され、上記データセレクト部１３
を介して乗算器２３に与えられる。

この時同時に、CPU１は、タイマー一致回路
１６からの歩進信号ｃが与えられるタイミングで
エンベロープセツト部２２にエンベロープデータ
をセツトしていく（ステツプK5〜KM）。これに
より、乗算器２３に与えられるフイルタデータに
エンベロープデータが乗算され、Ａ／Ｄ変換器２
４、アンプ２５を介してスピーカ２６より楽音が
放音されていく。

こうして、フイルタを用いなくとも外部音にフ
イルタをかけた楽音を放音させていくことができ
る。

そして、インクリメント部８で歩進されるアド
レスが、エンドアドレスに一致すると、一致回路
９よりCPU１に一致信号ｊが与えられる。する
と、CPU１はエンドアドレスまでのフイルター
データの読み出しが終つたことを判別し（ステツ
プK7）、リターンアドレスセツト部３に対するア
ドレスセレクト信号ａをアドレスセレクト部６に
与えて、リターンアドレスを上記スタートアドレ
スの代わりにRAMアドレスセツト部７にセツト
させ（ステツプK8）、以後リターンアドレスから
エンドアドレスへの歩進を繰り返させる。

なお、上記実施例では、ローパスフイルタ処理
を２つの波形データの相加平均としたが、３つ以
上の波型データの相加平均としたり、また相乗平
均等としてもよく、ハイパスフイルタ処理を２つ
の波形データの差としたが、３つ以上の波形デー
タの差としたり、また２つの波形データのうち大
きい値のものを小さい値のもので割るようにして
もよく、この場合でも両波形データの変化率が大
きいほどフイルタデータも大きくなることにな
る。また、フイルタ演算処理はローパス、ハイパ
スのほか、バンドパスでもよく、この場合は、上
記ローパスの処理結果データにつき、さらにハイ
パスの処理を行うようにすればよい。さらに、フ
イルタ処理を行う波形データは外部音に限らず、
予めメモリされたものでもよいし、楽音以外の音
でもよく、放音する場合も楽音以外の音として放
音してもよい。

［発明の効果］ この発明は以上詳細に説明したように、波形記
憶手段からの音響波形信号に対し、プロセツサ手
段が予め定められた処理プログラムに従つてフイ
ルタ演算を施して波形記憶手段に記憶させるよう
にして、フイルタリング処理を専用のフイルタ回
路（デジタルフイルタ）を用いずに音響波形信号
に対し実行することができ、フイルタ効果のかか
つた音響信号を回路規模を増すことなく発生で
き、しかもフイルタリング演算を、リアルタイム
で行わなくてもよいため、処理スピードがおそい
プロセツサ手段を使用してもフイルタがかけられ
た音響波形信号を得ることができる効果を奏す
る。

【図面の簡単な説明】

第１図は波形発生装置の全体回路図、第２図〜
第５図は全体処理、サンプル処理、フイルタ処
理、音階処理のフローチヤートの図である。 １……CPU、２……汎用アドレスセツト部、
４……スタートアドレスセツト部、５……エンド
アドレスセツト部、１０……スイツチ入力部、１
１……波形RAM、１２……フイルタRAM、１
３……データセレクト部、１７……データセツト
部、２１……Ａ／Ｄデータセツト部、２３……乗
算器、２６……スピーカ、３２……マイク。

Claims (1)

1. 【特許請求の範囲】 １ 音響波形信号をデジタル表現で記憶する波形
   記憶手段と、 上記波型記憶手段の第１の記憶エリアから音響
   波形信号を読み出す読出処理と、この読出処理に
   より読み出された上記音響波形信号に対しフイル
   タ演算を行うフイルタ演算処理と、このフイルタ
   演算処理の結果得られる新たな音響波形信号を上
   記波形記憶手段の第２の記憶エリアに書き込む書
   込処理とを予め定められた処理プログラムに基づ
   いて実行するプロセツサ手段と、 上記波形記憶手段の上記第２の記憶エリアに記
   憶された上記新たな音響波形信号を指定される速
   度にて読み出して音響信号を出力する音響信号出
   力手段と、 を具備してなることを特徴とする波形発生装置。