JP2002280838A - ダイレクトデジタルシンセサイザ - Google Patents
ダイレクトデジタルシンセサイザInfo
- Publication number
- JP2002280838A JP2002280838A JP2001076756A JP2001076756A JP2002280838A JP 2002280838 A JP2002280838 A JP 2002280838A JP 2001076756 A JP2001076756 A JP 2001076756A JP 2001076756 A JP2001076756 A JP 2001076756A JP 2002280838 A JP2002280838 A JP 2002280838A
- Authority
- JP
- Japan
- Prior art keywords
- output
- digital
- phase angle
- amplitude
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 精度のよいＤＡ変換器出力を発生し、不要な
スプリアス信号の発生を極力抑えるためのＤＤＳを実現
する。 【解決手段】 クロック１に同期して、所定値を順次加
算して得た位相角データ１２に応じて、位相角−振幅変
換テーブル３から振幅デジタル値１３を読み出し、該振
幅デジタル値を第１のデジタル・アナログ変換手段５を
介して出力するダイレクトデジタルシンセサイザにおい
て、前記第１のデジタル・アナログ変換手段における変
換歪みに相当する補正量を予め記憶した記憶手段６と、
前記クロックに同期して、前記振幅デジタル値に応じた
補正量を前記記憶手段から読み出す補正量読み出し手段
と、前記読み出した補正量を、アナログ信号に変換する
第２のデジタル・アナログ変換手段８とを設けて、前記
第１のデジタル・アナログ変換手段における変換歪みを
補正することを特徴とするダイレクトデジタルシンセサ
イザ。
スプリアス信号の発生を極力抑えるためのＤＤＳを実現
する。 【解決手段】 クロック１に同期して、所定値を順次加
算して得た位相角データ１２に応じて、位相角−振幅変
換テーブル３から振幅デジタル値１３を読み出し、該振
幅デジタル値を第１のデジタル・アナログ変換手段５を
介して出力するダイレクトデジタルシンセサイザにおい
て、前記第１のデジタル・アナログ変換手段における変
換歪みに相当する補正量を予め記憶した記憶手段６と、
前記クロックに同期して、前記振幅デジタル値に応じた
補正量を前記記憶手段から読み出す補正量読み出し手段
と、前記読み出した補正量を、アナログ信号に変換する
第２のデジタル・アナログ変換手段８とを設けて、前記
第１のデジタル・アナログ変換手段における変換歪みを
補正することを特徴とするダイレクトデジタルシンセサ
イザ。
Description
【０００１】
【発明の属する技術分野】本発明は改良されたダイレク
トデジタルシンセサイザ（以下、ＤＤＳという。）に関
する。
トデジタルシンセサイザ（以下、ＤＤＳという。）に関
する。
【０００２】
【従来の技術】ＤＤＳは、周期波形を発生させるための
電子回路技術である。図１６に、従来のＤＤＳのブロッ
ク図を示す。また、図４は、ＤＤＳの正弦波の位相角と
振幅の関係を示したデータテーブルを示す図である。
電子回路技術である。図１６に、従来のＤＤＳのブロッ
ク図を示す。また、図４は、ＤＤＳの正弦波の位相角と
振幅の関係を示したデータテーブルを示す図である。
【０００３】図４、図１６に示すように、位相角計算回
路では、クロックに同期して、加算回路の出力と予め設
定された値Ｐを加算して、位相角データとして（Ｄ１，
Ｄ２，Ｄ３・・・）を順次出力する。また、位相角計算
回路での計算結果が、予め決められた値（オーバーフロ
ー値）を越えると、その計算結果と決められた値との差
分値を出力する。
路では、クロックに同期して、加算回路の出力と予め設
定された値Ｐを加算して、位相角データとして（Ｄ１，
Ｄ２，Ｄ３・・・）を順次出力する。また、位相角計算
回路での計算結果が、予め決められた値（オーバーフロ
ー値）を越えると、その計算結果と決められた値との差
分値を出力する。
【０００４】また、図では、位相角−振幅変換データと
して示されている、位相角−振幅変換回路では、正弦波
位相角と振幅に対応した予め作られたデータテーブル
（図４）を参照することにより、出力位相角データに対
応する正弦波振幅データを出力する。
して示されている、位相角−振幅変換回路では、正弦波
位相角と振幅に対応した予め作られたデータテーブル
（図４）を参照することにより、出力位相角データに対
応する正弦波振幅データを出力する。
【０００５】そして、前記位相角−振幅変換回路の出力
データを、ＤＡ（デジタル−アナログ）変換回路によ
り、アナログ振幅データとして出力する。また、前記Ｄ
Ａ変換器の出力を、ＬＰＦ（Low Pass Filter）等の
フィルタ回路で、不要な高調波信号成分を取り除き、所
望の周波数信号を得る。
データを、ＤＡ（デジタル−アナログ）変換回路によ
り、アナログ振幅データとして出力する。また、前記Ｄ
Ａ変換器の出力を、ＬＰＦ（Low Pass Filter）等の
フィルタ回路で、不要な高調波信号成分を取り除き、所
望の周波数信号を得る。
【０００６】
【発明が解決しようとする課題】前記の如き従来のＤＤ
Ｓ回路では、位相角計算回路の出力は、計算ビット数が
増加すればするほど計算精度が上がってくるが、ＤＡ変
換器の出力歪み、変換ビット数不足よる最小分解能の1/
2誤差により、出力波形に不要なスプリアス信号が大き
く現れてしまう。本発明は、上記問題点に鑑みて成され
たものであり、精度のよいＤＡ変換器出力を発生し、不
要なスプリアス信号の発生を極力抑えるためのＤＤＳを
実現することを目的とする。
Ｓ回路では、位相角計算回路の出力は、計算ビット数が
増加すればするほど計算精度が上がってくるが、ＤＡ変
換器の出力歪み、変換ビット数不足よる最小分解能の1/
2誤差により、出力波形に不要なスプリアス信号が大き
く現れてしまう。本発明は、上記問題点に鑑みて成され
たものであり、精度のよいＤＡ変換器出力を発生し、不
要なスプリアス信号の発生を極力抑えるためのＤＤＳを
実現することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、クロック１に同期して、所定値を順次加算して得た
位相角データ１２（位相角計算回路出力）に応じて、位
相角−振幅変換テーブルから振幅デジタル値１３（位相
角−振幅変換回路出力）を読み出し、該振幅デジタル値
を第１のデジタル・アナログ変換手段５（ＤＡ変換回
路）を介して出力するダイレクトデジタルシンセサイザ
において、前記第１のデジタル・アナログ変換手段にお
ける変換歪みに相当する補正量１６（メモリ回路出力）
を予め記憶した記憶手段６（メモリ回路）と、前記クロ
ックに同期して、前記振幅デジタル値に応じた補正量を
前記記憶手段から読み出す補正量読み出し手段と、前記
読み出した補正量を、アナログ信号に変換する第２のデ
ジタル・アナログ変換手段８（ＤＡ変換回路）とを設け
て、前記第１のデジタル・アナログ変換手段における変
換歪みを補正することによって、精度のよいＤＡ変換器
出力を発生し、不要なスプリアス信号の発生を極力抑え
ることができる。（請求項１）
に、クロック１に同期して、所定値を順次加算して得た
位相角データ１２（位相角計算回路出力）に応じて、位
相角−振幅変換テーブルから振幅デジタル値１３（位相
角−振幅変換回路出力）を読み出し、該振幅デジタル値
を第１のデジタル・アナログ変換手段５（ＤＡ変換回
路）を介して出力するダイレクトデジタルシンセサイザ
において、前記第１のデジタル・アナログ変換手段にお
ける変換歪みに相当する補正量１６（メモリ回路出力）
を予め記憶した記憶手段６（メモリ回路）と、前記クロ
ックに同期して、前記振幅デジタル値に応じた補正量を
前記記憶手段から読み出す補正量読み出し手段と、前記
読み出した補正量を、アナログ信号に変換する第２のデ
ジタル・アナログ変換手段８（ＤＡ変換回路）とを設け
て、前記第１のデジタル・アナログ変換手段における変
換歪みを補正することによって、精度のよいＤＡ変換器
出力を発生し、不要なスプリアス信号の発生を極力抑え
ることができる。（請求項１）
【０００８】また、前記第２のデジタル・アナログ変換
手段の出力を減衰手段を介して、前記第１のデジタル・
アナログ変換手段の出力と共に、加算回路に出力される
ことによって、より精度の良いＤＡ変換器出力とするこ
とができる。（請求項２）
手段の出力を減衰手段を介して、前記第１のデジタル・
アナログ変換手段の出力と共に、加算回路に出力される
ことによって、より精度の良いＤＡ変換器出力とするこ
とができる。（請求項２）
【０００９】また、前記位相角データは、加算値がオー
バーフロー値を越えた場合、その差分を位相角データと
して出力し、その出力に対して所定値を順次加算して位
相角データとして出力することによって、位相角−振幅
変換テーブルの容量を小さくすることができる。（請求
項３）
バーフロー値を越えた場合、その差分を位相角データと
して出力し、その出力に対して所定値を順次加算して位
相角データとして出力することによって、位相角−振幅
変換テーブルの容量を小さくすることができる。（請求
項３）
【００１０】また、前記第１のデジタル・アナログ変換
手段における変換歪みを補正された出力が、フィルタ回
路を介して高調波成分を除去して出力ことによって、出
力波形を、より精度良く出力できる。（請求項４）
手段における変換歪みを補正された出力が、フィルタ回
路を介して高調波成分を除去して出力ことによって、出
力波形を、より精度良く出力できる。（請求項４）
【００１１】また、前記位相角−振幅変換テーブルが、
複数の出力波形毎に設けられているので、正弦波、三角
波及び方形波等の複数の位相角−振幅変換テーブルから
任意の波形を指定して出力することができる。（請求項
５）
複数の出力波形毎に設けられているので、正弦波、三角
波及び方形波等の複数の位相角−振幅変換テーブルから
任意の波形を指定して出力することができる。（請求項
５）
【００１２】また、前記位相角−振幅変換テーブルから
の振幅デジタル値を、上位ビットと下位ビットとに分割
して出力する構成とし、前記下位ビットを、アナログ信
号に変換する第３のデジタル・アナログ変換手段を設
け、前記第２及び第３のデジタル・アナログ変換手段か
らの出力が、減衰手段を介して、前記第１のデジタル・
アナログ変換手段の出力と加算されることによって、更
に精密なＤＡ変換出力とすることができる。（請求項
６）
の振幅デジタル値を、上位ビットと下位ビットとに分割
して出力する構成とし、前記下位ビットを、アナログ信
号に変換する第３のデジタル・アナログ変換手段を設
け、前記第２及び第３のデジタル・アナログ変換手段か
らの出力が、減衰手段を介して、前記第１のデジタル・
アナログ変換手段の出力と加算されることによって、更
に精密なＤＡ変換出力とすることができる。（請求項
６）
【００１３】また、前記位相角データは、加算値がオー
バーフロー値を越えた場合、その差分を位相角データと
して出力し、その出力に対して所定値を順次加算して位
相角データとして出力することによって、位相角−振幅
変換テーブルの容量を小さくすることができる。（請求
項７）
バーフロー値を越えた場合、その差分を位相角データと
して出力し、その出力に対して所定値を順次加算して位
相角データとして出力することによって、位相角−振幅
変換テーブルの容量を小さくすることができる。（請求
項７）
【００１４】また、前記第１のデジタル・アナログ変換
手段における変換歪みを補正された出力が、フィルタ回
路を介して高調波成分を除去して出力されることによっ
て、出力波形を、より精度良く出力できる。（請求項
８）
手段における変換歪みを補正された出力が、フィルタ回
路を介して高調波成分を除去して出力されることによっ
て、出力波形を、より精度良く出力できる。（請求項
８）
【００１５】また、前記位相角−振幅変換テーブルが、
複数の出力波形毎に設けられているので、正弦波、三角
波及び方形波等の複数の位相角−振幅変換テーブルから
任意の波形をして出力することができる。（請求項９）
複数の出力波形毎に設けられているので、正弦波、三角
波及び方形波等の複数の位相角−振幅変換テーブルから
任意の波形をして出力することができる。（請求項９）
【００１６】また、前記第１〜３のデジタル・アナログ
変換手段の前段に、共通のクロックによって駆動される
ラッチ回路が設けることによって、共通のクロックで容
易に加算のためのデータを得ることができる。（請求項
１０）
変換手段の前段に、共通のクロックによって駆動される
ラッチ回路が設けることによって、共通のクロックで容
易に加算のためのデータを得ることができる。（請求項
１０）
【００１７】
【発明の実施の形態】以下、本発明に係るＤＤＳについ
て、その実施の形態を図面を参照して詳細に説明する。
図１は、第１のＤＤＳのブロック図である。本発明に係
るＤＤＳは、図１に示すように、位相角計算回路２、位
相角−振幅変換回路３、ラッチ回路４、ＤＡ変換回路
５、メモリ回路６、ラッチ回路７、ＤＡ変換回路８、減
衰器９、加算回路１０、フィルタ回路１１により構成さ
れる。
て、その実施の形態を図面を参照して詳細に説明する。
図１は、第１のＤＤＳのブロック図である。本発明に係
るＤＤＳは、図１に示すように、位相角計算回路２、位
相角−振幅変換回路３、ラッチ回路４、ＤＡ変換回路
５、メモリ回路６、ラッチ回路７、ＤＡ変換回路８、減
衰器９、加算回路１０、フィルタ回路１１により構成さ
れる。
【００１８】位相角計算回路２は、図２に示す様に、ク
ロック１に同期して、予め設定された加算データ３０
（図３のＰに相当）と加算器３１の出力を加算して出力
をする。 加算値が、決まったある値（オーバーフロー
値）を越えた場合、その差分（越えた分）を加算器デー
タとして出力する。その後また、予め設定された加算デ
ータ３０と加算器３１の出力を加算して出力してゆく。
ロック１に同期して、予め設定された加算データ３０
（図３のＰに相当）と加算器３１の出力を加算して出力
をする。 加算値が、決まったある値（オーバーフロー
値）を越えた場合、その差分（越えた分）を加算器デー
タとして出力する。その後また、予め設定された加算デ
ータ３０と加算器３１の出力を加算して出力してゆく。
【００１９】位相角−振幅変換回路３は、図３に示すよ
うに、正弦波の位相角と振幅値に対応するテーブル（図
４）に基づいて、位相角計算回路２の位相角出力データ
１２に対応した振幅データ値と出力する。ラッチ回路４
は、位相角−振幅変換回路３の振幅データ値１３をクロ
ック１に同期してラッチし、出力する。ＤＡ変換回路５
は、ラッチ出力データ１４をアナログ出力１５に変換す
る。通常、ＤＡ変換回路は、図５に示すように入力デジ
タル値に対する出力に於いて、理想出力とはならず、歪
みを発生する。
うに、正弦波の位相角と振幅値に対応するテーブル（図
４）に基づいて、位相角計算回路２の位相角出力データ
１２に対応した振幅データ値と出力する。ラッチ回路４
は、位相角−振幅変換回路３の振幅データ値１３をクロ
ック１に同期してラッチし、出力する。ＤＡ変換回路５
は、ラッチ出力データ１４をアナログ出力１５に変換す
る。通常、ＤＡ変換回路は、図５に示すように入力デジ
タル値に対する出力に於いて、理想出力とはならず、歪
みを発生する。
【００２０】例えば、入力値Ｋに対し、理想出力はＤik
であるが、実際はΔ1大きいＤrkを出力する。従って、
図５に示すように、歪みをもったＤＡ変換回路を用い
て、位相角−振幅値に相当する出力を得て信号を発生さ
せると、図６に示すように、理想正弦波波形に比べ、誤
差ΔE1、ΔE2、ΔE3・・・といった誤差を生ずるため、
図７に示すように、希望信号スペクトラムの他に、不要
信号スペクトラム（スプリアス）を発生する。
であるが、実際はΔ1大きいＤrkを出力する。従って、
図５に示すように、歪みをもったＤＡ変換回路を用い
て、位相角−振幅値に相当する出力を得て信号を発生さ
せると、図６に示すように、理想正弦波波形に比べ、誤
差ΔE1、ΔE2、ΔE3・・・といった誤差を生ずるため、
図７に示すように、希望信号スペクトラムの他に、不要
信号スペクトラム（スプリアス）を発生する。
【００２１】前記、誤差による影響を解決するために、
図８に示すように、歪みをもったＤＡ変換回路の入出力
特性を予め測定し、量子化以外の誤差が存在しない理想
ＤＡ変換出力との差分値の一定倍の出力が得られる、補
正用のデータテーブルを作成してメモリ６に記憶してお
く。図９は、補正用差分データ特性を示し、図１０は、
補正用データテーブルを示している。メモリ回路６に
は、図１０の補正用データが書き込まれ、位相角−振幅
変換回路出力１３のデータにより、読み出される。
図８に示すように、歪みをもったＤＡ変換回路の入出力
特性を予め測定し、量子化以外の誤差が存在しない理想
ＤＡ変換出力との差分値の一定倍の出力が得られる、補
正用のデータテーブルを作成してメモリ６に記憶してお
く。図９は、補正用差分データ特性を示し、図１０は、
補正用データテーブルを示している。メモリ回路６に
は、図１０の補正用データが書き込まれ、位相角−振幅
変換回路出力１３のデータにより、読み出される。
【００２２】ラッチ回路７は、メモリから読み出された
データ１６をクロック１に同期してラッチし、出力す
る。ＤＡ変換回路８は、ラッチ出力データ１７をアナロ
グ出力１８に変換する。減衰器９は、図９に示すよう
に、アナログ出力１８を、ＤＡ変換回路５の歪み誤差分
を丁度補正する様に、減衰させ出力する。加算回路１０
は、ＤＡ変換回路５の出力信号１５と減衰器９の出力信
号１９を加算し出力する。フィルタ回路１１は、出力信
号２０に対し、不要な高調波成分を除去するためのもの
であり、ＬＰＦ（Low Pass Filter）または、ＢＰＦ
（Band Pass Filter）が用いられる。
データ１６をクロック１に同期してラッチし、出力す
る。ＤＡ変換回路８は、ラッチ出力データ１７をアナロ
グ出力１８に変換する。減衰器９は、図９に示すよう
に、アナログ出力１８を、ＤＡ変換回路５の歪み誤差分
を丁度補正する様に、減衰させ出力する。加算回路１０
は、ＤＡ変換回路５の出力信号１５と減衰器９の出力信
号１９を加算し出力する。フィルタ回路１１は、出力信
号２０に対し、不要な高調波成分を除去するためのもの
であり、ＬＰＦ（Low Pass Filter）または、ＢＰＦ
（Band Pass Filter）が用いられる。
【００２３】この出力２１は、図１１に示すように、歪
みのない理想波形との誤差ΔＥncが、図６の歪みのない
理想波形との誤差ΔＥnよりも小さくなる。従って、図
１２に示す様に、希望信号スペクトラムに対し、不要信
号スペクトラム（スプリアス）が図７に比べて小さい信
号出力が得られる。
みのない理想波形との誤差ΔＥncが、図６の歪みのない
理想波形との誤差ΔＥnよりも小さくなる。従って、図
１２に示す様に、希望信号スペクトラムに対し、不要信
号スペクトラム（スプリアス）が図７に比べて小さい信
号出力が得られる。
【００２４】図１３は、本発明に係るＤＤＳの第２の実
施形態を示すブロック図である。この第２のＤＤＳは、
図１３に示すように、位相角計算回路４２、位相角−振
幅変換回路４３、ラッチ回路４４、ＤＡ変換回路４５、
メモリ回路４６、ラッチ回路４７、ＤＡ変換回路４８、
減衰器４９、ラッチ回路５０，ＤＡ変換回路５１，減衰
器５２、加算回路５３、フィルタ回路５４により構成さ
れる。
施形態を示すブロック図である。この第２のＤＤＳは、
図１３に示すように、位相角計算回路４２、位相角−振
幅変換回路４３、ラッチ回路４４、ＤＡ変換回路４５、
メモリ回路４６、ラッチ回路４７、ＤＡ変換回路４８、
減衰器４９、ラッチ回路５０，ＤＡ変換回路５１，減衰
器５２、加算回路５３、フィルタ回路５４により構成さ
れる。
【００２５】図１の第一のＤＤＳと共通する部分につい
ては、すでに説明済みなので、説明を省略する。図１の
第一のＤＤＳと異なる点は、第二のＤＤＳでは、位相角
−振幅変換回路４３の出力として５６と６３がある点で
ある。そして、図１４に示すように、位相角−振幅変換
回路４３の出力が、上位データ部（４３）と下位データ
部（６３）に分かれている。
ては、すでに説明済みなので、説明を省略する。図１の
第一のＤＤＳと異なる点は、第二のＤＤＳでは、位相角
−振幅変換回路４３の出力として５６と６３がある点で
ある。そして、図１４に示すように、位相角−振幅変換
回路４３の出力が、上位データ部（４３）と下位データ
部（６３）に分かれている。
【００２６】ラッチ回路５０は、クロック４１に同期し
て前記下位データ６３をラッチし、出力する。ＤＡ変換
回路５１は、ラッチ出力データ６４をアナログ出力６５
に変換する。減衰器５２は、ＤＡ変換回路５１のフルス
ケール出力値がＤＡ変換回路４５の分解能に相当するよ
うに信号６５を減衰させる。
て前記下位データ６３をラッチし、出力する。ＤＡ変換
回路５１は、ラッチ出力データ６４をアナログ出力６５
に変換する。減衰器５２は、ＤＡ変換回路５１のフルス
ケール出力値がＤＡ変換回路４５の分解能に相当するよ
うに信号６５を減衰させる。
【００２７】加算回路５３は、ＤＡ変換回路４５の出力
信号５８と減衰器４９の出力信号６２と減衰器５２の出
力信号６６を加算し出力する。フィルタ回路５４は、出
力信号６７に対し、不要な高調波成分を除去するための
ものであり、ＬＰＦ（LowPassFilter）または、ＢＰＦ
（BandPassFilter）が用いられる。
信号５８と減衰器４９の出力信号６２と減衰器５２の出
力信号６６を加算し出力する。フィルタ回路５４は、出
力信号６７に対し、不要な高調波成分を除去するための
ものであり、ＬＰＦ（LowPassFilter）または、ＢＰＦ
（BandPassFilter）が用いられる。
【００２８】図１５は、ＤＡ変換回路５１を追加したこ
とにより、総合したＤＡ変換出力分解能が向上すること
を説明したものである。このよにうして、位相角−振幅
に対応した、より歪みの無い理想正弦波に近い正確な振
幅値を発生させることができるため、図１２に比べ、更
に不要信号スペクトラム（スプリアス）の小さい信号を
発生させることが出来る。
とにより、総合したＤＡ変換出力分解能が向上すること
を説明したものである。このよにうして、位相角−振幅
に対応した、より歪みの無い理想正弦波に近い正確な振
幅値を発生させることができるため、図１２に比べ、更
に不要信号スペクトラム（スプリアス）の小さい信号を
発生させることが出来る。
【００２９】
【発明の効果】請求項１に記載の発明では、クロック１
に同期して、所定値を順次加算して得た位相角データ１
２（位相角計算回路出力）に応じて、位相角−振幅変換
テーブルから振幅デジタル値１３（位相角−振幅変換回
路出力）を読み出し、該振幅デジタル値を第１のデジタ
ル・アナログ変換手段５（ＤＡ変換回路）を介して出力
するダイレクトデジタルシンセサイザにおいて、前記第
１のデジタル・アナログ変換手段における変換歪みに相
当する補正量１６（メモリ回路出力）を予め記憶した記
憶手段６（メモリ回路）と、前記クロックに同期して、
前記振幅デジタル値に応じた補正量を前記記憶手段から
読み出す補正量読み出し手段と、前記読み出した補正量
を、アナログ信号に変換する第２のデジタル・アナログ
変換手段８（ＤＡ変換回路）とを設けて、前記第１のデ
ジタル・アナログ変換手段における変換歪みを補正する
ことによって、精度のよいＤＡ変換器出力を発生し、不
要なスプリアス信号の発生を極力抑えることができる。
に同期して、所定値を順次加算して得た位相角データ１
２（位相角計算回路出力）に応じて、位相角−振幅変換
テーブルから振幅デジタル値１３（位相角−振幅変換回
路出力）を読み出し、該振幅デジタル値を第１のデジタ
ル・アナログ変換手段５（ＤＡ変換回路）を介して出力
するダイレクトデジタルシンセサイザにおいて、前記第
１のデジタル・アナログ変換手段における変換歪みに相
当する補正量１６（メモリ回路出力）を予め記憶した記
憶手段６（メモリ回路）と、前記クロックに同期して、
前記振幅デジタル値に応じた補正量を前記記憶手段から
読み出す補正量読み出し手段と、前記読み出した補正量
を、アナログ信号に変換する第２のデジタル・アナログ
変換手段８（ＤＡ変換回路）とを設けて、前記第１のデ
ジタル・アナログ変換手段における変換歪みを補正する
ことによって、精度のよいＤＡ変換器出力を発生し、不
要なスプリアス信号の発生を極力抑えることができる。
【００３０】また、請求項２に記載の発明では、前記第
２のデジタル・アナログ変換手段の出力を減衰手段を介
して、前記第１のデジタル・アナログ変換手段の出力と
共に、加算回路に出力されることによって、より精度の
良いＤＡ変換器出力とすることができる。
２のデジタル・アナログ変換手段の出力を減衰手段を介
して、前記第１のデジタル・アナログ変換手段の出力と
共に、加算回路に出力されることによって、より精度の
良いＤＡ変換器出力とすることができる。
【００３１】また、請求項３に記載の発明では、前記位
相角データは、加算値値がオーバーフロー値を越えた場
合、その差分を位相角データとして出力し、その出力に
対して所定値を順次加算して位相角データとして出力す
ることによって、位相角−振幅変換テーブルの容量を小
さくすることができる。
相角データは、加算値値がオーバーフロー値を越えた場
合、その差分を位相角データとして出力し、その出力に
対して所定値を順次加算して位相角データとして出力す
ることによって、位相角−振幅変換テーブルの容量を小
さくすることができる。
【００３２】また、請求項４に記載の発明では、前記第
１のデジタル・アナログ変換手段における変換歪みを補
正された出力が、フィルタ回路を介して高調波成分を除
去して出力ことによって、出力波形を、より精度良く出
力できる。
１のデジタル・アナログ変換手段における変換歪みを補
正された出力が、フィルタ回路を介して高調波成分を除
去して出力ことによって、出力波形を、より精度良く出
力できる。
【００３３】また、請求項５に記載の発明では、前記位
相角−振幅変換テーブルが、複数の出力波形毎に設けら
れているので、正弦波、三角波及び方形波等の複数の位
相角−振幅変換テーブルから任意の波形を指定して出力
することができる。
相角−振幅変換テーブルが、複数の出力波形毎に設けら
れているので、正弦波、三角波及び方形波等の複数の位
相角−振幅変換テーブルから任意の波形を指定して出力
することができる。
【００３４】また、請求項６に記載の発明では、前記位
相角−振幅変換テーブルからの振幅デジタル値を、上位
ビットと下位ビットとに分割して出力する構成とし、前
記下位ビットを、アナログ信号に変換する第３のデジタ
ル・アナログ変換手段を設け、前記第２及び第３のデジ
タル・アナログ変換手段からの出力が、減衰手段を介し
て、前記第１のデジタル・アナログ変換手段の出力と加
算されることによって、更に精密なＤＡ変換出力とする
ことができる。
相角−振幅変換テーブルからの振幅デジタル値を、上位
ビットと下位ビットとに分割して出力する構成とし、前
記下位ビットを、アナログ信号に変換する第３のデジタ
ル・アナログ変換手段を設け、前記第２及び第３のデジ
タル・アナログ変換手段からの出力が、減衰手段を介し
て、前記第１のデジタル・アナログ変換手段の出力と加
算されることによって、更に精密なＤＡ変換出力とする
ことができる。
【００３５】また、請求項７に記載の発明では、前記位
相角データは、加算値値がオーバーフロー値を越えた場
合、その差分を位相角データとして出力し、その出力に
対して所定値を順次加算して位相角データとして出力す
ることによって、位相角−振幅変換テーブルの容量を小
さくすることができる。
相角データは、加算値値がオーバーフロー値を越えた場
合、その差分を位相角データとして出力し、その出力に
対して所定値を順次加算して位相角データとして出力す
ることによって、位相角−振幅変換テーブルの容量を小
さくすることができる。
【００３６】また、請求項８に記載の発明では、前記第
１のデジタル・アナログ変換手段における変換歪みを補
正された出力が、フィルタ回路を介して高調波成分を除
去して出力されることによって、出力波形を、より精度
良く出力できる。
１のデジタル・アナログ変換手段における変換歪みを補
正された出力が、フィルタ回路を介して高調波成分を除
去して出力されることによって、出力波形を、より精度
良く出力できる。
【００３７】また、請求項９に記載の発明では、前記位
相角−振幅変換テーブルが、複数の出力波形毎に設けら
れているので、正弦波、三角波及び方形波等の複数の位
相角−振幅変換テーブルから任意の波形をして出力する
ことができる。
相角−振幅変換テーブルが、複数の出力波形毎に設けら
れているので、正弦波、三角波及び方形波等の複数の位
相角−振幅変換テーブルから任意の波形をして出力する
ことができる。
【００３８】また、請求項１０に記載の発明では、前記
第１〜３のデジタル・アナログ変換手段の前段に、共通
のクロックによって駆動されるラッチ回路が設けること
によって、共通のクロックで容易に加算のためのデータ
を得ることができる。
第１〜３のデジタル・アナログ変換手段の前段に、共通
のクロックによって駆動されるラッチ回路が設けること
によって、共通のクロックで容易に加算のためのデータ
を得ることができる。
【００３９】以上詳記したように、本発明に係るＤＤＳ
は、ＤＡ変換回路の歪みを抑えることにより、不要なス
プリアス信号の発生を極力抑えた信号を得ることが出来
る。また、ＤＡ変換回路の出力分解能を向上させること
により、上記よりさらに不要なスプリアス信号の発生を
抑えた信号を得ることが出来る。
は、ＤＡ変換回路の歪みを抑えることにより、不要なス
プリアス信号の発生を極力抑えた信号を得ることが出来
る。また、ＤＡ変換回路の出力分解能を向上させること
により、上記よりさらに不要なスプリアス信号の発生を
抑えた信号を得ることが出来る。
【図１】本発明に係るＤＤＳのブロック図である。
【図２】位相角計算回路動作を示すブロック図である。
【図３】正弦波の位相角と振幅の関係を示した図であ
る。
る。
【図４】正弦波位相値と振幅値のデータテーブルの図で
ある。
ある。
【図５】ＮビットＤＡ変換回路の理想出力と実際の出力
例の図である。
例の図である。
【図６】理想正弦波波形と実際の振幅設定値の説明図で
ある。
ある。
【図７】従来のＤＤＳによる出力信号スペクトラムの図
である。
である。
【図８】ＤＡ変換回路の出力特性測定回路例の図であ
る。
る。
【図９】図５に示すＤＡ変換回路特性を補正するための
説明図である。
説明図である。
【図１０】図５に示すＤＡ変換回路特性を補正するため
の説明図である。
の説明図である。
【図１１】理想正弦波波形と本発明に係るＤＤＳの振幅
設定値の説明図である。
設定値の説明図である。
【図１２】本発明に係るＤＤＳの出力信号スペクトラム
の図である。
の図である。
【図１３】本発明に係るＤＤＳの第二の実施例のブロッ
ク図である。
ク図である。
【図１４】図１３の位相角−振幅変換回路出力データを
示す図である。
示す図である。
【図１５】本発明に係るＤＤＳの第二の実施例のＤＡ分
解能の説明図である。
解能の説明図である。
【図１６】従来技術によるＤＤＳブロック図である。
１ クロック ２ 位相角計算回路 ３ 位相角−振幅変換回路 ４ ラッチ回路 ５ ＤＡ変換回路 ６ メモリ回路 ７ ラッチ回路 ８ ＤＡ変換回路 ９ 減衰器 １０ 加算回路 １１ フィルタ回路 １２ 位相角計算回路出力 １３ 位相角−振幅変換回路出力 １４ ラッチ回路出力 １５ ＤＡ変換回路出力 １６ メモリ回路出力 １７ ラッチ回路出力 １８ ＤＡ変換回路出力 １９ 減衰器出力 ２０ 加算回路出力 ２１ フィルタ出力 ３０ 加算データ ３１ 加算器 ３２ 加算器出力 ３３ 設定データ ３４ ＤＡ変換回路 ３５ 電圧計 ４１ クロック ４２ 位相角計算回路 ４３ 位相角−振幅変換回路 ４４ ラッチ回路 ４５ ＤＡ変換回路 ４６ メモリ回路 ４７ ラッチ回路 ４８ ＤＡ変換回路 ４９ 減衰器 ５０ ラッチ回路 ５１ ＤＡ変換回路 ５２ 減衰器 ５３ 加算回路 ５４ フィルタ回路 ５５ 位相角計算回路出力 ５６ 位相角−振幅変換回路出力（上位データ） ５７ ラッチ回路出力 ５８ ＤＡ変換回路出力 ５９ メモリ回路出力 ６０ ラッチ回路出力 ６１ ＤＡ変換回路出力 ６２ 減衰器出力 ６３ 位相角−振幅変換回路出力（下位データ） ６４ ラッチ回路出力 ６５ ＤＡ変換出力 ６６ 減衰器出力 ６７ 加算回路出力 ６８ フィルタ出力
Claims (10)
- 【請求項１】 クロックに同期して、所定値を順次加算
して得た位相角データに応じて、位相角−振幅変換テー
ブルから振幅デジタル値を読み出し、該振幅デジタル値
を第１のデジタル・アナログ変換手段を介して出力する
ダイレクトデジタルシンセサイザにおいて、 前記第１のデジタル・アナログ変換手段における変換歪
みに相当する補正量を予め記憶した記憶手段と、 前記クロックに同期して、前記振幅デジタル値に応じた
補正量を前記記憶手段から読み出す補正量読み出し手段
と、 前記読み出した補正量を、アナログ信号に変換する第２
のデジタル・アナログ変換手段とを設けて、前記第１の
デジタル・アナログ変換手段における変換歪みを補正す
ることを特徴とするダイレクトデジタルシンセサイザ。 - 【請求項２】 前記第２のデジタル・アナログ変換手段
の出力を減衰手段を介して、前記第１のデジタル・アナ
ログ変換手段の出力と共に、加算回路に出力されること
を特徴とする請求項１に記載のダイレクトデジタルシン
セサイザ。 - 【請求項３】 前記位相角データは、加算値がオーバー
フロー値を越えた場合、その差分を位相角データとして
出力し、その出力に対して所定値を順次加算して位相角
データとして出力することを特徴とする請求項１または
２に記載のダイレクトデジタルシンセサイザ。 - 【請求項４】 前記第１のデジタル・アナログ変換手段
における変換歪みを補正された出力が、フィルタ回路を
介して高調波成分を除去して出力されることを特徴とす
る請求項１〜３のいずれか１項に記載のダイレクトデジ
タルシンセサイザ。 - 【請求項５】 前記位相角−振幅変換テーブルが、複数
の出力波形毎に設けられていることを特徴とする請求項
１〜４のいずれか１項に記載のダイレクトデジタルシン
セサイザ。 - 【請求項６】 前記位相角−振幅変換テーブルからの振
幅デジタル値を、上位ビットと下位ビットとに分割して
出力する構成とし、 前記下位ビットを、アナログ信号に変換する第３のデジ
タル・アナログ変換手段を設け、 前記第２及び第３のデジタル・アナログ変換手段からの
出力が、減衰手段を介して、前記第１のデジタル・アナ
ログ変換手段の出力と加算されることを特徴とする請求
項１に記載のダイレクトデジタルシンセサイザ。 - 【請求項７】 前記位相角データは、加算値値がオーバ
ーフロー値を越えた場合、その差分を位相角データとし
て出力し、その出力に対して所定値を順次加算して位相
角データとして出力することを特徴とする請求項６に記
載のダイレクトデジタルシンセサイザ。 - 【請求項８】 前記第１のデジタル・アナログ変換手段
における変換歪みを補正された出力が、フィルタ回路を
介して高調波成分を除去して出力されることを特徴とす
る請求項６または７に記載のダイレクトデジタルシンセ
サイザ。 - 【請求項９】 前記位相角−振幅変換テーブルが、複数
の出力波形毎に設けられていることを特徴とする請求項
６〜８のいずれか１項に記載のダイレクトデジタルシン
セサイザ。 - 【請求項１０】 前記第１〜３のデジタル・アナログ変
換手段の前段に、共通のクロックによって駆動されるラ
ッチ回路が設けられていることを特徴とする請求項１〜
９のいずれか１項に記載のダイレクトデジタルシンセサ
イザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001076756A JP2002280838A (ja) | 2001-03-16 | 2001-03-16 | ダイレクトデジタルシンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001076756A JP2002280838A (ja) | 2001-03-16 | 2001-03-16 | ダイレクトデジタルシンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002280838A true JP2002280838A (ja) | 2002-09-27 |
Family
ID=18933637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001076756A Pending JP2002280838A (ja) | 2001-03-16 | 2001-03-16 | ダイレクトデジタルシンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002280838A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007111502A (ja) * | 2005-09-22 | 2007-05-10 | Ge Medical Systems Global Technology Co Llc | ダイレクト・デジタル・シンセサイザ、送信・検波用ダイレクト・デジタル・シンセサイザおよびｍｒｉ装置 |
| JP2011041105A (ja) * | 2009-08-14 | 2011-02-24 | Semiconductor Technology Academic Research Center | 高周波信号生成回路 |
| JP6124382B1 (ja) * | 2016-08-13 | 2017-05-10 | アール・エフ・アーキテクチャ株式会社 | 発振装置、ｒｆフロントエンド回路及び携帯型無線通信端末装置 |
| JP2018026783A (ja) * | 2017-02-10 | 2018-02-15 | アール・エフ・アーキテクチャ株式会社 | 無線送受信回路及び携帯型無線通信端末装置 |
-
2001
- 2001-03-16 JP JP2001076756A patent/JP2002280838A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007111502A (ja) * | 2005-09-22 | 2007-05-10 | Ge Medical Systems Global Technology Co Llc | ダイレクト・デジタル・シンセサイザ、送信・検波用ダイレクト・デジタル・シンセサイザおよびｍｒｉ装置 |
| US7818359B2 (en) | 2005-09-22 | 2010-10-19 | Ge Medical Systems Global Technology Company, Llc | Direct digital synthesizer, direct digital synthesizer for transmission and detection, and MRI apparatus |
| JP4660409B2 (ja) * | 2005-09-22 | 2011-03-30 | ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー | ダイレクト・デジタル・シンセサイザ、送信・検波用ダイレクト・デジタル・シンセサイザおよびｍｒｉ装置 |
| KR101205176B1 (ko) | 2005-09-22 | 2012-12-03 | 지이 메디컬 시스템즈 글로발 테크놀러지 캄파니 엘엘씨 | 다이렉트 디지털 합성기, 송신 및 검파용 다이렉트 디지털 합성기 및 ｍｒｉ 장치 |
| JP2011041105A (ja) * | 2009-08-14 | 2011-02-24 | Semiconductor Technology Academic Research Center | 高周波信号生成回路 |
| US8134419B2 (en) | 2009-08-14 | 2012-03-13 | Semiconductor Technology Academic Research Center | Digital high-frequency generator circuit |
| JP6124382B1 (ja) * | 2016-08-13 | 2017-05-10 | アール・エフ・アーキテクチャ株式会社 | 発振装置、ｒｆフロントエンド回路及び携帯型無線通信端末装置 |
| JP2018026772A (ja) * | 2016-08-13 | 2018-02-15 | アール・エフ・アーキテクチャ株式会社 | 発振装置、ｒｆフロントエンド回路及び携帯型無線通信端末装置 |
| JP2018026783A (ja) * | 2017-02-10 | 2018-02-15 | アール・エフ・アーキテクチャ株式会社 | 無線送受信回路及び携帯型無線通信端末装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4992743A (en) | Dual-tone direct digital synthesizer | |
| US8239434B2 (en) | System, method, and apparatus for distortion analysis | |
| KR0177267B1 (ko) | 디지탈 입력 워드로부터 아날로그 출력 신호를 발생하는 장치및 방법 | |
| JP2003133954A (ja) | インターリーブａ／ｄ変換器の校正方法 | |
| EP1655838A2 (en) | Linearity corrector using filter products | |
| JP2005295542A (ja) | 直線性補償回路 | |
| JPS5955523A (ja) | デジタルスペクトルアナライザ用信号発生器 | |
| CA2239581A1 (en) | Device for the generation of analog signals through digital-analog converters, especially for direct digital synthesis | |
| US7821432B2 (en) | Analog digital convert apparatus, analog digital convert method, control apparatus and program | |
| JPH04229703A (ja) | 位相相関波形の発生方法 | |
| JP2002280838A (ja) | ダイレクトデジタルシンセサイザ | |
| JP7139588B2 (ja) | 変換装置、電子楽器、情報処理装置、変換方法及びプログラム | |
| JP2683705B2 (ja) | ディジタル／アナログ変換装置 | |
| Sodagar et al. | A novel architecture for ROM-less sine-output direct digital, frequency synthesizers by using the 2/sup nd/-order parabolic approximation | |
| JP3777923B2 (ja) | 楽音信号合成装置 | |
| CN115826675B (zh) | 波形合成系统及芯片 | |
| CN115276704B (zh) | 适用于宽带数字tr芯片的上变频链路系统和装置 | |
| US6476747B1 (en) | Digital to analog converter | |
| JPH0235805A (ja) | 周波数シンセサイザ | |
| JPH05160640A (ja) | ダイレクト・デジタル・シンセサイザ | |
| JP3523369B2 (ja) | ダイレクトデジタルシンセサイザ | |
| JPH0221714A (ja) | 標本化周波数変換装置 | |
| JPH0388504A (ja) | 任意波形発生器 | |
| JPH07177037A (ja) | Ｄａ変換器 | |
| EP1061652A2 (en) | Linearization procedure of the transfer characteristic of analog-to-digital converters and relevant circuit |