JPH0235805A - 周波数シンセサイザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタル・アナログ変換器（以下ＤＡＣと記す
）の量子化誤差を低減し、歪みの少ない正弦波を出力で
きるデジタル直接合成方式の周波数シンセサイザ（５ｙ
ｎｔｈｅｓｉｚｅｒ　）に関するものである。更に詳述
すると特願昭６３−１９９３号「周波数シンセサイザ」
　（以下先願と記す）の改良に関するものである。

〔従来の技術〕

第２図は先願の構成例を示す図である。

同図において、１は周波数設定器であり、例えば複数ビ
ットの設定信号ＳＡを位相推移発生回路２に加える０位
相推移発生回路２は例えば加算器２１とラッチ２２で構
成される。加算器２１は発振器７からクロック信号（以
下ｃｋ倍信号記す・・・ｃｋ信号の周波数は例えば２　
”　Ｈｚ　＝　８．３８８６０８　ＭＨｚである）が印
加されるごとに、自分自身の出力ＳＢと設定信号ＳＡと
を加算して新たな出力ＳＢをラッチ２２に出力する。即
ち加算器２１の出力８Ｂは設定信号Ｓ＾をクロック回数
倍した積算値である。例えば、録＝１なら、５Ｂ＝１．
２，３，４．・・・となり、Ｓ＾＝１０なら、５Ｂ＝１
０．２０．３０．４０．・・・と推稈する。

ラッチ２２はｃｋ信号のタイミングで信号ＳＢをラッチ
し、これをＲＯ１４３へ加える。このラッチ２２の出力
信号が位相データとなる。ＲＯＨ３の内容を第５図に示
す、ＲＯＭ　３は、例えば１２ビツトをアドレス空間（
ＲＯ１１人力）とし、この各アドレスのののＨ〜ＦＦＦ
Ｈに０〜２πラジアンの位相に対応したｓｉｎの振幅デ
ータが例えば１０ビツトで格納されている。

ｃｋ信号のタイミングによりＲＯＭ　３から出力された
ｓｉｎデータはＤＡＣ（デジタル・アナログ変換器）４
へ加えられ、そこでアナログ値に変換される。

一方、第２図装置に使用されるＤＡＣ４はＭＨ２付近の
高周波信号をアナログ信号へ変換する必要があるから、
このような高周波に対応できるＤＡＣとしては１０ビッ
ト程度のデジタル信号をアナログ信号へ変換できるもの
が限界である。従って、ＲＯＨ３から理想的正弦波に近
いデジタル信号をＤＡＣ４へ加えても、１０ビット程度
のＤＡＣ４でこれをアナログに変換して得られる正弦波
信号の波形は、ＤＡＣ４の分解能で決定される歪みを持
つ。

第８図は位相角が小さい領域の正弦波を示したものであ
る。　ＤＡＣ４が理想的に分解能が高ければ直線で示す
理想正弦波のアナログ信号を出力することができるが、
実際は第８図に示すように例えば１０ビット程度の分解
能である。従って第８図において、Ｄｏ、　ＤＩ、　０
２．０３．・・・のデジタル入力かあった場合、ＤＡＣ
４のアナログ出力は理想正弦波上にある値を出力できず
、この理想正弦波と近い値のｐｏ、　ｐｌ、　ｌ）２．
　ｌ）３．・・・を出力する。従って、ＤＡＣ４から得
られる正弦波は理想正弦波と一致せす大きな歪みを含ん
でいる。

ここで、ＤＡＣ４の分解能（Ｙ）は装置の設計段階で分
かっていることなので、加算器２１の出力信号（ＳＢ）
に対応するＤＡＣ４の出力を予測することができる（Ｄ
ＡＣ４で発生する誤差は無視する）、即ち、理想正弦波
とＤＡＣ４の出力との誤差（δ）を予め割出すことがで
きる。

そこで先願の発明は、ＲＯＭ　３０を設け、ＲＯ）ｌ　
３と同一のアドレスに前記誤差（δ）に対応するデータ
を予め格納し、これをＤＡＣ４０でアナログ信号とする
。従って、ＤＡＣ４０の出力は前記誤差（δ）に対応し
た値であり、これをＤＡＣ４の出力と加算することで誤
差（δ）を補正するようにしている。

この点に説明を加える。

ラッチ２２を介して出力される加算器２１の出力（ＳＢ
）は、ＲＯＨ３０にも加えられる。即ち、ＲＯＨ３とＲ
ＯＨ３０は同一アドレスをアクセスされる。ＲＯＭ　３
には第５図に示すようなｓｉｎの振幅データが格納され
るが、ＲＯＨ３０には、第３図、第４図で説明するよう
な誤差に対応したデータ値が各アドレスに格納される。

第３図において実線は理想正弦波の一部を抜出したもの
である。横軸はＲＯＭ　３のアドレスであり、例えば１
２ビツトで構成される。なお本明細書では、ＤＡＣ４と
ＤＡＣ４０を１０ビツトのＡＤ変換器と仮定して説明を
行う。ＤＡＣ４が１０ビツト入力であると、ｓｉｎの位
相データ（第３図の横軸）をいくら高くしても、上述の
ようにＤＡＣ４から得られる波形の品位は、ＤＡＣ４の
分解能で制約される。ＤＡＣ４が１０ビツトの場合、位
相データ、即ちＲＯＭ　３のアドレスは１２ビツトもあ
れば充分である。このような理由からＲＯＨ３のアドレ
ス空間は、例えば１２ビツトに選んである（もちろん１
２ビツト以上にとっても同じように動作するが増加分は
無駄であ）。

以上のように１２ビツトのアドレス入力を持つＲＯＨ３
はアドレスごと（Ａｏｌ　、　ＡＤ２　、６口３．・・
・）に、０〜２πラジアンの位相に対応したｓｉｎの振
幅データが格納される。ここで、ＲＯＭ　３に書込まれ
るｓｉｎの振幅データは、理想正弦波の値であることを
要しない（理想正弦波値であっても良い）。

即ち、ＤＡＣ４は１０ビツト入力であるからＲＯＨ３の
出力も１０ビツトとなる（ＲＯＨ３の出力を１０ビット
以上としても良いが１０ビツトを越えた分は無意味）０
分解能の非常に高い理想正弦波を１０ビツトで表現する
ことはできないので、第３図に示す如く理想正弦波の或
る値に対して、これを例えば１０ビツトで表現した場合
、理想値を越える値と理想値に至らない値が存在する。

即ち、第３図に示すように理想値が、Ｃ１であった場合
、これを１０ビツトで表すと、Ｔ度、値Ｃ１を表現する
ことができず、Ｃ１に至らない（ｔｉＢｌと、越える値
ｂ１が存在する。

本明細書ではＲＯＨ３に格納されるｓｉｎの＠幅データ
として、第３図に示すように理想正弦波に至らない値Ｂ
１．　Ｂ２．　Ｂ３．　Ｂ４．　ＢＳ、・・・が格納さ
れていると仮定する。もちろん越える値の方が格納され
ていても良い。

従って、第３図の８１．８２．　Ｂ３．・・・の値（Ｒ
ＯＨ３の出力）をアナログ変換したＤＡＣ４の出力は、
理想正弦波と比較してδ７．δ２．δ３．・・・の量子
化誤差を含んでいる。即ち、ＲＯＨ３０とＤＡＶ　４０
等を備えていないとすれば、ＬＰＦ　１０から得られる
正弦波は、理想の正弦波に対して、δ１．δ２．δ３・
・・の値だけ小さいものとなる。

先願発明では、ＲＯＨ３０を設け、ＲＯＭ　３のアドレ
スと同じアドレス（ＡＤｌ　、　ＡＤ２　、　ＡＤ３　
、・・・）に前記δ１．δ２．δ３．・・・を例えば１
０ビツトで表現して格納している。第４図は、ＲＯＨ３
０の各アドレス（Ａｏｌ　、八〇２　、　ＡＤ３　、・
・・）に１０ビット表現されたδ１．δ２．δコ、・・
・が格納されている旨を示している。このδ１．δ２．
δ３．・・・値はＤＡＣ４の分解能に基づいて予め割出
すことができる。

このＲＯ１４３０に格納された誤差δ１．δ２．δ３゜
・・・は、ラッチからの位相データにより読みだされ、
ＤＡＣ４０でアナログ信号へ変換される。このＤＡＣ４
０は例えばＤＡＣ４と同じ＜１０ビット程度でよい。

従って、０＾Ｃ４の出力は、上述のように理想正弦波、
即ち、Ｓｉｎ　　（ｍ　−２ｘ　／　４０９６）に対し
て誤差δ７．δ２．δ０．・・・だけ、小さい値である
。

ここでｍ＝ｏ〜４０９６の整数、４０９６は１２ビツト
の位相データ（ＲＯＭ入力）を１０進数で表現した値で
ある。また、ＤＡＣ４０の出力は、この誤差δ１．Ｂ２
゜δ３．・・・に応じた値である。このＤＡＣ４とＤＡ
Ｃ４０の出力を増幅器５０にて加算することで、（１）
式で示すように誤差δｋが補正された値■の信号を得る
ことができる。

Ｖ＝ｓｉｎ　　（ｍ　−２π／４０９６）−δに＋δ。

ｋ：　ｔ、２，３．・・・（第３図、第４図参照）なお
、第２図ではＤＡＣ４とＤＡＣ４０の出力を合成する手
段として増幅器５０で示したが、この合成手段は増幅器
に限らず抵抗等を用いても構成できる。

その後、ＬＰＦ　１０にて基本周波数以外の周波数を除
去し、所望の正弦波を取出している。

ここでＲＯ）ｌ　３０の各アドレスに格納する誤差δに
の算出方法を説明する。

ｎビットのＤＡＣ４０分解能Ｙは、（２）式で表すこと
ができる。

Ｙ＝　（１／２”　）ｘ２　　　　　　　　　　　（２
）本明細書では、ＤＡＣ４として１０ビツトを用いてい
るから、ＤＡＣ４の分解能は、Ｙ＝１１５１２である。

ここで正弦波の振幅を±１と仮定し、０〜２πラジアン
を１２ビツトの位相で表しな場合、理想正弦波の振幅Ｗ
は（３）式で表すことができる。

１ｕ＝ｓｉｎ　　（ｍ　−２ｙｒ／　４０９６　）　　
　　　　　（３）以上を用いて以下の場合について計算
を行う。

ｍ＝１の時、 ０／　５１２＜　　ｓｉｎ　（２π／４０９６）　＜　
１　／　５１２δ、　＝　０．００１５３３９ ｍ＝２の時、 Ｌ／　５１２＜　　Ｓｉｎ　（２・２　π／４０９６）
　＜２／　５１２δ２　＝　５ｉｎ（２−２π／４０９
６）　−１／　５１２＝　０．００１１１４８ ｍ＝３の時、 ２／　５１２＜　　Ｓｉｎ　（３−２π／４０９６）　
＜３／　５１２δ３　＝　５ｉｎ（３Ｈ２π／４０９６
）　　２／　５１２＝　０．０００６９５６ ｍ＝４０９６まで以上と同様な計算を繰返しδＫを求め
、ＲＯ１４３０に格納する。

第２図の周波数シンセサイザにおいて、所望の周波数を
設定する動作を第６図と第７図を用いて説明する。例え
ば加算器２１へ加える設定信号録の値＾１として、ｃｋ
傷信号８発加えられた時に、加算器２１の出力信号ＳＢ
＝　８・＾１＝ＦＦＦＨとなるように選ぶと、第６図に
示すａ１〜ａ９の点の値が周期８・１．（なおｔ、はｃ
ｋｉ号の周期とする）の間にＲＯ１４３から発生する。

この８１〜８９点をアナログ信号に変換したＤＡＣ４の
出力は階段状であるが、［ＰＦ　１ｏにて、第６図のよ
うな正弦波形にする。この正弦波は周期が８　ｔ　＋で
ある。なお、加算器２１の各ビットは繰返し計数動作を
行なっているので、第２図装置からは第６図の波形が繰
返し得られる。

一方、設定信号ＳＡの値Ａ２として、ｃｋ傷信号１６発
加えられた時に、加算器２１の出力信号ＳＢ＝　１６・
＾２＝Ｆ’ＦＦ’Ｈとなるように選ぶと、第７図に示す
ａ１〜ａ１７の点が周期１６・ｔｌの間に発生する。従
って、第７図に示すように周期１６ｔ１の正弦波が得ら
れる。即ち、加算器２１からは設定された周波数に応じ
た単位時間（ｔ、）ごとの位相値を示すデジタル信号Ｓ
Ｂが出力される。

このように設定信号録を選ぶことにより任意の周波数の
正弦波信号をギ２図装置から得ることができる。

〔発明が解決しようとする課題〕

しかし上述は、ＤＡＣ４、ＤＡＣ４０が理想のＤＡＣで
あり、ここには誤差が発生しないとして先願の説明をし
た。しかし実際のＤＡＣには、第９図に示すような誤差
があるため、厳密には得られる波形にびずみなどの誤差
が含まれる。

即ち、ＲＯＨ３０に格納する誤差データδ４．δ２゜・
・・は、ＲＯＨ３の内容が誤差なくアナログ信号へ変換
されたものと仮定のらとに算出された値である。

また、このＲＯＭ　３０の内容もＤＡＣ４０にて誤差が
加えられる。

第９図は、ＤＡＣに入力ビット（たとえとば１０ビ・ｙ
ト）を加え（横軸）　、ＤＡＣのアナログ出力を縦軸に
とって表わしたものである。ＤＡＣとしては一般に電流
加算形ＯＡ変換器がよく使用される。第９図において実
線が現実のＤＡＣの出力であり、点線が理想のＤＡＣの
出力である。このような誤差が発生する原因は、ＤＡＣ
を構成する各電流源（図示せず）の電流値が正確でない
ことに起因する。

本発明の目的は、ＤＡＣにおけるＤ＾変換誤差をも補正
して、歪みの少ない正弦波を出力できる周波数シンセサ
イザを提供することである。

〔問題点を解決するための手段〕

本発明は、上記問題点を解決するために各アドレスに０
〜２πラジアンの位相に対応しなｓｉｎの振幅データか
格納されたＲＯＨ（３）と、このＲＯＨ（３）の出力を
アナログ信号へ変換する第１の吐Ｃ（４）と、 前記ＲＯ［３）と同じアドレスに後述する補正データ（
ＤＡ　）か格納されたＲＡＭ　（３０）と、前記ＲＡＭ
　（３０）の出力をアナログ信号へ変換する第２のＤＡ
Ｃ（４０）と、 前記第１と第２のＤＡＣの出力を合成する合成手段（５
０）と、 理想正弦波の振＠値と前記合成手段（５０）の出力との
差を演算する演算器と、 前記補正データを前記ＲＡＮ（３０）へ書込む手段であ
って、その構成は、前記演算器へ理想正弦波の振幅値を
加え、第２のＤＡＣ（４０）ヘスリーステートバッファ
（５１）を介して補正データ（ＤＫ　）を加え、同時に
ＲＯＭ　（３）の或るアドレス（ＡＤ　Ｘ）からデータ
を読み出し第１のＤＡＣ（４）へ加え、前記演算器の出
力がＯとなるように前記補正データ（ＤＫ　）の値を変
化させ、演算器の出力が０となった時点の補正データ（
ＤＡ　）を１１１１４　（３０）のアドレス（Ａ［ｌ　
Ｘ）に格納する手段（５４）と、 からなる手段を講じたものである。

〔作用〕

本発明はｓｉｎの振幅データが格納された８０８３の出
力をアナログ信号へ変換するＤＡＣ４と、補正データが
格納されたＲＡＭ３０の出力をアナログ信号へ変換する
ＤＡＣ４０とを備えている。そしてＤＡＣ４の出力をＡ
、　ＤＡＣ４０の出力をＢとし、理想正弦波振幅値を３
ｉｎ　Ｄとすると、 Ｂ＝ｓｉｎ　Ｄ−Ａとなる補正データＤＡをＲＡＭ　３
０に格納しているので、ＤＡＣ４とＤＡＣ４０の誤差は
除去され、歪みの少ない正弦波を出力できる。

〔実施例〕

以下、図面を用いて本発明の詳細な説明する。

第１図は本発明に係る周波数シンセサイザの一実施例を
示す図である。

第１図が先願の第２図と異なる点は、新たにバッファ５
１．５２と、ラッチ５３と、プロセッサ５４と、演算器
５５と、スイッチ舖を備えた点である。そして第２図で
は、構成素子番号３０をＲＯＭでもＲＡＭでも良いとし
たが、本発明では、これをＲ静に限定したことである。

第２図と同一の回路素子は同一の素子番号を付してその
再説明を省略する。

まず始めに先頭の発明と本発明の相違点を述べる。先願
発明は、誤差を含まないと仮定したＤＡＣ４の出力と理
想正弦波の振幅との誤差に応じた値をＲＯ１４３０に格
納していた。−力木発明のＲＡ）４３０には、上述した
Ｂ＝Ｓｉｎ　Ｄ　−Ａ　　になる補正データを格納して
いる。ここで、ｓｉｎ　Ｄは、理想正弦波の振幅値であ
り、正確に定めることができる値である。また、ＡはＲ
ＯＭ　３に格納されたｓｉｎの振幅データをＤＡＣ４で
アナログ値に変換したものであり、ＤＡＣ４自身の誤差
を倉むものである。本発明では、Ａ＋Ｂ＝ｓｉｎＤ関係
が成立つ制御を演算器とプロセッサとで行い、上述の”
　Ｂ　”なる値を得て、この“Ｂ″なる値がＤＡＣ４０
から得られる補正データをＲＡＭ　３０に格納している
。従って、合成手段５０から得られる信号はＤＡＣ４と
ＤＡＣ４０の誤差をも補正した歪みの少ない正弦波であ
る。

増幅器５０の出力（Ａ＋Ｂ）は、スイッチＳ−を介して
演算器５５の一方の入力端子に加えられる。演算器５５
の他方の入力端子には、プロセッサ５４から理想正弦波
の振幅値を示す信号ｓｉｎ　Ｄが加えられる。演算器５
５は次式で表わされる出力信号Ｐをプロセッサ５４に加
える。

Ｐ＝　（Ａ−）−８）　−５ｉｎ　Ｄ プロセッサ５４は、上記信号ｓｉｎ　Ｄの他に多くの信
号を出力し、適切な補正データＤＡをＲＡＩ４３０に書
込む動作を行なっている。即ち、データバスＢυＳ　１
　、　Ｂｕｓ　２　、　Ｂｕｓ　３を介してバッファ５
１．５２に補正データを送る。また、アドレスバスＢｕ
ｓ　４を介して信号（ＲＡＨ３０へ適切な補正データＤ
Ａを書き込む時のアドレス信号）をラッチ５３へ転送す
る。

更に制御バスＢｕｓ　７を介してバッファ５１．５２．
　ＲＡＨ３０，ラッチ５３の動作を制御する信号を加え
る。

バッファ５１．５２は、”ＨＩＧＨ”と’　ＬＯＷ″の
他に、出力をＯＦＦ　”とすることができる所謂スリー
ステートバッファ（以下単にバッファと記す）である。

また、ラッチ５３．２２もその出力を“ＯＦＩ’”とす
ることができる機能を持つものである。

以上のように構成された第１図装置の動作を説明する。

＜１）　　ＲＡＭ　３０へ適切な補正データを書込む動
作この場合スイッチＳ−をオンとし、増幅器５０の出力
は演算器５５に導入される。また、プロセッサ５４は制
御バスＢｕｓ　７を介して、ＲＡＮ　３０の出力を遮断
する。

そして位相推移発生回路２から、ＲＯＨ３の１アドレス
ずつを示す位相データ（即ち最小分解能の位相データ）
が出力されるようにプロセッサ５４は、周波数設定器１
の内容をセットする。そして、ラッチ２２に最初のクロ
ックＣＫ信号が１発加えられる。

なお、ＲＡＭ　３０へ補正データを書込む動作の際にお
いては、このタロツク信号Ｃには、周波数２２３Ｈ２で
動作するものでなく、プロセッサ５４でその印加が制御
される。

Ｃに信号が１発ラッチ２２に加えられると、位相推移発
生回路２からは、１・２π／４０９６に相当する位相デ
ータがＲＯＨ３に加えられ、そのデータに対応するアド
レス（例えばＡＤ　Ｘ　　とする）に格納されていた、
ｓｉｎの振幅を表わす信号がＤＡＣ４にてアナログ信号
へ変換され増幅器５０へ加えられる。

一方、プロセッサ５４はデータバスＢｕｓ　１→ＢｕＳ
２→バヅフア５１→８１ＪＳ　８→ＤＡＣ４０の経路を
通して、例えば上述したδ、　＝　０．００１５３３９
の補正データＤＫをＤＡＣ４０へ加え、ここ、でアナロ
グ信号へ変換して増幅器５０に加える。この補正データ
δ、　＝　０．００１５３３９は、ＤＡＣ４とＤＡＣ４
０の誤差を考慮しないで計算で定めたものであるから、
通常演算器５５の出力Ｐは０とならない、　ＤＡＣ４の
出力をＡ、　ＤＡＣ４０の出ノＪをＢとすると、スイッ
チＳｋを介して演算器５５へ加えられる信号は（Ａ十Ｂ
）である。

この（Ａ＋Ｂ）には、ＤＡＣ４とＤＡＣ４０の誤差が含
まれている。

演算器５５は上述した差Ｐ＝　（Ａ＋Ｂ　）　−５ｉｎ
　Ｄの演算をしてプロセッサ５４へ差信号Ｐを加える。

プロセッサ５４をこの差信号Ｐの値か０となる方向にＤ
ＡＣ４０へ加える補正データＤＫの値を変化させる。

その結果、補正データＤＫ＝ＤＡとなった時点でＰ＝０
　になるとプロセッサ５４は制御バスＢＵＳ７を介して
ラッチ５３と、バッファ５２とＲＡＭ　３０をアクティ
ブにする。そしてアドレスバスＢＩＪＳ　４→ラツチ５
３→８１１３５→Ｂｕｓ　Ｏ−ＲＡＭ　３０の経路を通
って、ＲＡＭ　３０ニＲＯＨ３ト同じ７トＬ、ス（ＡＤ
　Ｘ）を示す信号を加え、このアドレス（ＡＤＸ）へ、
前記補正データＤＡを格納する。即ち、ＲＡＭ　３０に
書込む際の補正データＤＡは、データバスＢＩＩＳ　１
→ＢＬＩＳ　３→バツフ　ｙ　５２−Ｂｕｓ　６−ＲＡ
Ｈ３０（１）経路テＲＡＭ　３０へ加えられる。

このようにＲＯＭ　３のアドレス（ＡＤＸ）と同じアド
レスに補正データＤＡを格納したのち、プロセッサ５４
は、ラッチ２２に次のＣに信号をまた１発加え、ＲＯＭ
　３から読みだす位相データを１ステップ進ませる。即
ち、ＲＯＭ　３からはアドレス（ＡＤ　ｘ＋ｉ）の内容
が読みだされＯＡＣ４へ加えられる。以下、上述と同様
な動作を繰返し、ＲＯＨ３の総べてのアドレスに対応す
る補正データがプロセッサ５４で算出され、ＲＯＨ３と
同じＲＡＭ　３０のアドレスに書込まれる。

（１１）正弦波を出力する周波数シンセサイザ本来の動
作 このように１１０Ｍ　３の総べてのアドレスに格納され
たｓｉｎデータに対応する補正データがＲＡＭ　３０に
書込まれると、スイッチＳＷはオフとなり、プロセッサ
５４は、制御バス圓Ｓ７を通してバッファ５１の出力を
’ＯＦＦ　”　、バッファ５２の出力を“ＯＦＭ”ラッ
チ５３の出力を“ＯＦＦ″とする。

即ち、この状態では第１図の装置の構成は第２図装置と
同じになる。その後、第２図で説明したのと同様な動作
によりＬＰＦ　１０から歪みの少ない正弦波を出力する
。

補足すれば、第１図と第２図はＲＡＮ　３０　（第１図
ではＲＯＭ　３０）に格納されているデータか異なるだ
けで波形を出力する動作としては同様である。

なお、上述で″″理想正弦波の振幅値”なる記述を用い
たが、これは振幅の有効数字桁が限り無く続く数値を表
わすものでない。即ち本明細書で述べる“理想正弦波の
振幅値”とは、本発明に係る周波数シンセサイザが期待
する程度の有効数字桁を持つ振幅値としての意味である
。

〔本発明の効果〕

以上述べたように本発明の周波数シンセサイザによれば
２つのＤＡＣの誤差をも補正しているので、歪みの少な
い正弦波を出力できる。

【図面の簡単な説明】

第１図は本発明に係る周波数シンセサイザの一実施例を
示す図、第２図は従来例を示す図、第３図と第４図はＲ
Ｏ１４３０に書込むデータを説明する図、第５図はＲＯ
Ｈ３の内容を示す図、第６図、第７図は任意の周波数を
設定する動作を示す図、第８図はＤＡＣの分解能と誤差
の関係を説明する図、第９図はＤＡＣの誤差を説明する
図である。 １・・・周波数設定器、２・・・位相推移発生回路、３
・・・ＲＯＭ　、４．４０・・・ＤＡＣ，２１・・・加
算器、３０・・・ＲＡＭ、５０・・・増幅器、５１．５
２・・・バッファ、５３・・・ラッチ、５４・・・プロ
セッサ、５５・・・演算器。 第 図 ＲＯＭ　３アドレス　（１２ビツト） 第 図 第 ワ 図 ｆｆ＋３ ＤＡＣのデジタル入力 第 図 入カヒ゛・／ト

Claims (1)

1. 【特許請求の範囲】 各アドレスに０〜２πラジアンの位相に対応したｓｉｎ
   の振幅データが格納されたＲＯＭ（３）と、このＲＯＭ
   （３）の出力をアナログ信号へ変換する第１のＤＡＣ（
   ４）と、 前記ＲＯＭ（３）と同じアドレスに後述する補正データ
   （ＤＡ）が格納されたＲＡＭ（３０）と、前記ＲＡＭ（
   ３０）の出力をアナログ信号へ変換する第２のＤＡＣ（
   ４０）と、 前記第１と第２のＤＡＣの出力を合成する合成手段（５
   ０）と、 理想正弦波の振幅値と前記合成手段（５０）の出力との
   差を演算する演算器と、 前記補正データを前記ＲＡＭ（３０）へ書込む手段であ
   つて、その構成は、前記演算器へ理想正弦波の振幅値を
   加え、第２のＤＡＣ（４０）へスリーステートバッファ
   （５１）を介して補正データ（Ｄ＿Ｋ）を加え、同時に
   ＲＯＭ（３）の或るアドレス（ＡＤ　Ｘ）からデータを
   読み出し第１のＤＡＣ（４）へ加え、前記演算器の出力
   が０となるように前記補正データ（Ｄ＿Ｋ）の値を変化
   させ、演算器の出力が０となった時点の補正データ（Ｄ
   ＿Ａ）をＲＡＭ（３０）のアドレス（ＡＤ　Ｘ）に格納
   する手段（５４）と、 を備えたことを特徴とする周波数シンセサイザ。