JPS5880752A - デバッグサポート装置 - Google Patents
デバッグサポート装置Info
- Publication number
- JPS5880752A JPS5880752A JP56179533A JP17953381A JPS5880752A JP S5880752 A JPS5880752 A JP S5880752A JP 56179533 A JP56179533 A JP 56179533A JP 17953381 A JP17953381 A JP 17953381A JP S5880752 A JPS5880752 A JP S5880752A
- Authority
- JP
- Japan
- Prior art keywords
- typewriter
- input
- characters
- output
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデバッグサポート装置、特に中央制御装置、主
記憶装置、入出力制御装置および入出力装置を有する処
理ンステムにおけるデバッグサポート装置に関す。
記憶装置、入出力制御装置および入出力装置を有する処
理ンステムにおけるデバッグサポート装置に関す。
第１図はとの種従来ある処理システムの構成例を示す図
である。第１図において、中央制御装置１は主記憶装置
２に格納されているプログラムを構成する各命令を一語
宛実行することにより、所期の情報処理を実行する。か
＼るプログラム、特に前記処理システムの動作を制御す
るシステムプログラムの正常性を検証する、所鮎デバッ
グ作業時には、試験者は被検証プログラムを例えば数語
乃至数十語宛実行させる等の種々の実行条件を指定する
ために、当該処理クステムに設けられているタイプライ
タ装置６からタイプライタ制御装置５を介［７て各種指
令を入力し、棟だ中央制御装置１からタイプライタ制御
装置５を介１７てタイプライタ装置６に出力される各杜
メツセージを観察し乍ら処理状況を判断する。また試験
者ｔま、中央制御装置１の近傍に設置されたコンソール
盤３により、中央制御装置１を構成する内部レジスタお
よびフリツプフロツプ群（以後内部レジスタ類と総称す
）の動作状態を監視し、また前記内部レジスタ類に所要
のデータを設定し乍らデバッグ作業を実行する。第２図
は中央制御装置ｌとコンソール盤３とを接続する信号線
３−１および１−３の構成ｆｌｌを示す図であり、第３
図はタイプライタ制御装置５とタイプライタ装置６とを
接続する信号線６−５および５−６の構成例を示す図で
ある。第２図において、信号ｌｉｔ ３−１はコンソー
ル盤３に設けられている酊ρ４１類の動作を中央制御装
置】に伝達【７、また信号線１−３は中央制御装置１の
内部状態をコンソール盤３に設けられているランプ類に
表示する１、例えば信号線３−１に内部レジスタ類の選
択信号Ｒ−Ｓ Ｅ Ｌ、設定すべきデータＳ−Ｄ Ａ
Ｔ Ａおよびデータ設定指示信号Ｓ Ｔ Ｒを送ること
によシ、所望の内部レジスタ類に所期のデータを設定す
るととが出来る。壕だ前記選択信号Ｒ−８ＥＬおよび表
示指示信号ＤＰＬを信号線３−１に送ることにより、所
望の内部レジスタ力ｊに設定さ創ているデータＰＦ、−
ＤＡＴＡ−／）、Ｃ５信号線１−３から返送され、コン
ソール盤３のランプ類に表示される。更に中央制御装置
ｌを特定の命令実行時に動作停止させて動作状態を監視
するためには、該特定命令の主記憶装置２内における格
納アドレス５−ＤＡＴＡおよびアドレスストップ信号Ａ
Ｓ Ｔ Ｐを信号線に送る。更に起動（ｉ４号ＳＴＡ
および停止信号ＳＴＰは中央ｆｉｒ！Ｉ御装置１の起動
および停止を制御し、また中央制御装置ｌの動作状態は
動作表示信号ＲＵ Ｎにより表示される。次に第３図に
おいて、信号線６−５はタイシライタ装置６の′電鍵操
作による割込要求１６号ｉｔ Ｅ Ｑ、打鍵文字Ｉ−Ｃ
ＲＣおよび同期信号ＲＳ Ｂがタイプライタ副側１装置
５に伝達し、また信号線５−６はタイプライタ制御装置
５からの出力文字０−ＣＲＣおよび同期信号ＷＳＢｋタ
イプライタ装置６に伝達し、印字出力させる。
である。第１図において、中央制御装置１は主記憶装置
２に格納されているプログラムを構成する各命令を一語
宛実行することにより、所期の情報処理を実行する。か
＼るプログラム、特に前記処理システムの動作を制御す
るシステムプログラムの正常性を検証する、所鮎デバッ
グ作業時には、試験者は被検証プログラムを例えば数語
乃至数十語宛実行させる等の種々の実行条件を指定する
ために、当該処理クステムに設けられているタイプライ
タ装置６からタイプライタ制御装置５を介［７て各種指
令を入力し、棟だ中央制御装置１からタイプライタ制御
装置５を介１７てタイプライタ装置６に出力される各杜
メツセージを観察し乍ら処理状況を判断する。また試験
者ｔま、中央制御装置１の近傍に設置されたコンソール
盤３により、中央制御装置１を構成する内部レジスタお
よびフリツプフロツプ群（以後内部レジスタ類と総称す
）の動作状態を監視し、また前記内部レジスタ類に所要
のデータを設定し乍らデバッグ作業を実行する。第２図
は中央制御装置ｌとコンソール盤３とを接続する信号線
３−１および１−３の構成ｆｌｌを示す図であり、第３
図はタイプライタ制御装置５とタイプライタ装置６とを
接続する信号線６−５および５−６の構成例を示す図で
ある。第２図において、信号ｌｉｔ ３−１はコンソー
ル盤３に設けられている酊ρ４１類の動作を中央制御装
置】に伝達【７、また信号線１−３は中央制御装置１の
内部状態をコンソール盤３に設けられているランプ類に
表示する１、例えば信号線３−１に内部レジスタ類の選
択信号Ｒ−Ｓ Ｅ Ｌ、設定すべきデータＳ−Ｄ Ａ
Ｔ Ａおよびデータ設定指示信号Ｓ Ｔ Ｒを送ること
によシ、所望の内部レジスタ類に所期のデータを設定す
るととが出来る。壕だ前記選択信号Ｒ−８ＥＬおよび表
示指示信号ＤＰＬを信号線３−１に送ることにより、所
望の内部レジスタ力ｊに設定さ創ているデータＰＦ、−
ＤＡＴＡ−／）、Ｃ５信号線１−３から返送され、コン
ソール盤３のランプ類に表示される。更に中央制御装置
ｌを特定の命令実行時に動作停止させて動作状態を監視
するためには、該特定命令の主記憶装置２内における格
納アドレス５−ＤＡＴＡおよびアドレスストップ信号Ａ
Ｓ Ｔ Ｐを信号線に送る。更に起動（ｉ４号ＳＴＡ
および停止信号ＳＴＰは中央ｆｉｒ！Ｉ御装置１の起動
および停止を制御し、また中央制御装置ｌの動作状態は
動作表示信号ＲＵ Ｎにより表示される。次に第３図に
おいて、信号線６−５はタイシライタ装置６の′電鍵操
作による割込要求１６号ｉｔ Ｅ Ｑ、打鍵文字Ｉ−Ｃ
ＲＣおよび同期信号ＲＳ Ｂがタイプライタ副側１装置
５に伝達し、また信号線５−６はタイプライタ制御装置
５からの出力文字０−ＣＲＣおよび同期信号ＷＳＢｋタ
イプライタ装置６に伝達し、印字出力させる。
以上の説り」から明らかな如く、従来ある処理システム
においては、試験者はプログラムのデバッグ作業時にタ
イプライタ装置６およびコンソールｍ３の間を何度も往
復せねばならず作東効率も低１・１ 下し、そのために慌て＼誤操作も起し易い。
においては、試験者はプログラムのデバッグ作業時にタ
イプライタ装置６およびコンソールｍ３の間を何度も往
復せねばならず作東効率も低１・１ 下し、そのために慌て＼誤操作も起し易い。
本発明の目的は、前述の如き従来ある処理システムによ
るデバッグ作業の欠点を除去し、プログラムのデバッグ
作条の効率を向上させる手段を処＝３− 理／ステムに提供することにある。
るデバッグ作業の欠点を除去し、プログラムのデバッグ
作条の効率を向上させる手段を処＝３− 理／ステムに提供することにある。
この目的は、中央制御装置、主記憶装置、入出力制御装
置および入出力装置を有する処理システムにおいて、前
記中央制御装置、入出力制御装置段と、該入出力装置か
ら入力される情報を解析し、前記中央制御装置内の各種
蓄積情報の設定、前記中央制御装置の起動会停止および
該中央制御装置内に設定中の各種蓄積情報の出力を制御
する手段とを具備するデバッグサポート装置を設けるこ
とにより達成される。
置および入出力装置を有する処理システムにおいて、前
記中央制御装置、入出力制御装置段と、該入出力装置か
ら入力される情報を解析し、前記中央制御装置内の各種
蓄積情報の設定、前記中央制御装置の起動会停止および
該中央制御装置内に設定中の各種蓄積情報の出力を制御
する手段とを具備するデバッグサポート装置を設けるこ
とにより達成される。
以下、本発明の−・実施例を第４図および第５図によシ
説明する。第４図は本発明の一実施例によるデバッグサ
ポート装置を設けた処理システムの構成例を示す図であ
り、第５図は本発明の一実施例によるデバッグサポート
装置の構成を示す図である。なお、全図を通じて同一符
号は同一対象物を示す。第４図の第１図と異なる点は、
コンンーＪｔｌｌｌｌ！”ｌ ／Ｖ’ｌ Ｉｉ９１
）ａｒｉＭ！Ｉ、−）ｒ Ｊｑ−Ｊ’ １ａ
ｔｕｋ＋４ ７１ ７４− グライタ装置６かデバッグサポート装置１３を介してタ
イプライタ制御装置５のみならず中火制御装置１にも接
続されている点にある。第４図においてデバッグサポー
ト族ｊｆ１３と中央制御装置１とを接続する信号線３−
１′およびｌ−イは、第１図において中央制御装置ｌと
コンソール盤３とを接続する信号線３−１および１−３
と同一構成を有し、゛まだデバッグサポート族［１３と
タイプライタ制御装置５およびタイプライタ装置６とを
それぞれ接続する信号線６−５．５−６’および６−５
．５−６は、第１図においてタイプライタ制御装置５と
タイプライタ装置６とを接続する信号線６−５および５
−６と同一構成を有する。次に第５図において、タイプ
ライタ制御装置５がら信号線５−６′を介してデバッグ
サポート族［１３に伝達される出力文字０−ＣＲＣおよ
び同期信号ＷＳＢは、タイプライタ制御装置インタ７エ
イス部１３１、タイプライタ制御部１３２および信号＃
５−６′’を経由してタイグライタ装置６に伝達され
、印字出−５を介して割込要求信号ＲＥＱに続き、タイ
プライタ制御装置５へ入力するための識別文字￥が打鍵
文字Ｉ−ＣＲ，Ｃと［７て同期信号Ｒ８Ｂと共にデバッ
グサポート装置１３に伝達されると、タイプライタ制御
部１３２は該識別文字￥を文字識別部１３３に送る。文
字識別部１３３は該識別文字￥を受信すると、以後信号
線６−５″を介して伝達される打鍵文字Ｉ−ＣＲＣをタ
イプライタ制御部１３２、タイプライタ制御装置インタ
フェイス部１３１および信号線６−５を経由してタイプ
ライタ制御装置５に伝達させる。他方タイプライタ装置
６から信号線６−５“を介して割込要求信号ＲＥＱに続
き、中央制御装置１へ入力するための識別文字＄が打鍵
文字として同期信号Ｒ８Ｂと共にデバッグサポート装置
１３に伝達されると、タイプライタ制御部１３２は該識
別文字＄を文字識別部１３３に送る。文字識別部１３３
け該識別文字＄を受信すると、υ後信号＠６−５”を介
【７て伝達される打鍵文字Ｉ−ＣＲＣをタイプライタ制
御部１３２を経由してコンソール制御部１３４に伝達さ
せる。コンソール制御部１３４は受信する打鍵文字Ｉ−
ＣＲＣ０列を蓄積並びに分析し、第１図におけるコンソ
ール盤３から中央制御装置１に伝達されたと同一の信号
構成に変換して、信号線３−１を介して中央制御装置１
に伝達する。例えばタイプライタ装置６から識別文字＄
に続き、ＳＴＲＲ２，４Ｂ５７／なる打鍵文字Ｉ−ＣＲ
Ｃ列が伝達されると、コンソール制御部１３４は最初の
３文字ＳＴＲを分析してデータ設定指示信号ＳＴＲを信
号線３−１に設定、続く２文字Ｒ２を分析してレジスタ
Ｒ２を指定する選択信号Ｒ−Ｓ Ｅ Ｌを信号線３−１
に設定、以後の４文字４Ｂ５７をレジスタＲ２に設定す
べき１６進表示されたデータ５−ＤＡＴＡとして信号線
３−１に設定した後、中央制御装置１に伝達する。同様
に、タイプライタ装置６から識別文字＄に続き、ＤＰＬ
Ｒ７／なる打鍵文字Ｉ−ＣＲＣ列が伝達されると、
コンソール制御部１３４は最初の３文字ＤＰＬおよび続
く２文字Ｒ７を分析して、表示指示信号ＤＰＬおよびレ
ジスタＲ７を指定する選択信号Ｒ−８ＥＬを信号線３−
１に設定し中央７− 制御装置１に伝達する。一方、表示指示信号ＤＰＬおよ
びレジスタＲ７を指定する選択信号Ｒ−ＳＥＬを受信し
た中央制御装置１が、該レジスタＲ７に設定されている
データＲ−ＤＡＴＡを信号線１−３を介してデバッグサ
ポート装置１３に伝達すると、コンソール制御部１３４
は２進表示されたデータＲ−ＤＡＴＡを１６進表示の出
力文字０−ＣＲＣに変換して、同期信号ＷＳＢと共にタ
イプライタ制御部１３２および信号線５−６を経由して
タイプライタ装置６に伝達し、団交出力させる。更にタ
イプライタ装置６から識別文字＄に続き、ＤＰＬＭＭ、
１０００．１０／なる打鍵文字Ｉ−ＣＲＣ列が伝達され
ると、コンソール制御部１３４は最初の３文字ＤＰＬを
表示指示信号ＤＰＬに、続く２文字ＭＭを主記憶装置２
を指定する選択信号Ｒ−ＳＥＬに、更に続く４文字１０
００を主記憶装置２の読取りアドレスを指定するデータ
５−ＤＡＴＡに変換して、信号線３−１管介して中央制
御装置１に伝達し、中央制御装置ｌが主記憶装置１のア
ドレス１０００から読取ったデータＲ−ＤＡＴＡを信号
線ｌ８− 一３′を介して返送すると、コンソール制御部１３４は
前記４文字１０００に１を加算した１００１を主記憶装
置２の読取シアドレスを指定するデータＳ−Ｄ Ａ Ｔ
Ａに変換し、表示指示信号ＤＰＬおよび主記憶装置２
の選択信号Ｒ−８ＥＬと共に信号線３−１′を介して中
央制御装置１に伝達し、主記憶装置ｌのアドレス１００
１から読取ったデータＲ−ＤＡＴＡを受信する。以下同
様にして、コンソール制御部１３４は読取シアドレスに
１宛加算しては中央制御装置１に主記憶装置２からデー
タを読取らせ、タイプライタ装置６から受信した打鍵文
字Ｉ −Ｃ１０列の最初２文字ｌＯによシ指定された回
数繰返えした後、動作を停止する。
説明する。第４図は本発明の一実施例によるデバッグサ
ポート装置を設けた処理システムの構成例を示す図であ
り、第５図は本発明の一実施例によるデバッグサポート
装置の構成を示す図である。なお、全図を通じて同一符
号は同一対象物を示す。第４図の第１図と異なる点は、
コンンーＪｔｌｌｌｌ！”ｌ ／Ｖ’ｌ Ｉｉ９１
）ａｒｉＭ！Ｉ、−）ｒ Ｊｑ−Ｊ’ １ａ
ｔｕｋ＋４ ７１ ７４− グライタ装置６かデバッグサポート装置１３を介してタ
イプライタ制御装置５のみならず中火制御装置１にも接
続されている点にある。第４図においてデバッグサポー
ト族ｊｆ１３と中央制御装置１とを接続する信号線３−
１′およびｌ−イは、第１図において中央制御装置ｌと
コンソール盤３とを接続する信号線３−１および１−３
と同一構成を有し、゛まだデバッグサポート族［１３と
タイプライタ制御装置５およびタイプライタ装置６とを
それぞれ接続する信号線６−５．５−６’および６−５
．５−６は、第１図においてタイプライタ制御装置５と
タイプライタ装置６とを接続する信号線６−５および５
−６と同一構成を有する。次に第５図において、タイプ
ライタ制御装置５がら信号線５−６′を介してデバッグ
サポート族［１３に伝達される出力文字０−ＣＲＣおよ
び同期信号ＷＳＢは、タイプライタ制御装置インタ７エ
イス部１３１、タイプライタ制御部１３２および信号＃
５−６′’を経由してタイグライタ装置６に伝達され
、印字出−５を介して割込要求信号ＲＥＱに続き、タイ
プライタ制御装置５へ入力するための識別文字￥が打鍵
文字Ｉ−ＣＲ，Ｃと［７て同期信号Ｒ８Ｂと共にデバッ
グサポート装置１３に伝達されると、タイプライタ制御
部１３２は該識別文字￥を文字識別部１３３に送る。文
字識別部１３３は該識別文字￥を受信すると、以後信号
線６−５″を介して伝達される打鍵文字Ｉ−ＣＲＣをタ
イプライタ制御部１３２、タイプライタ制御装置インタ
フェイス部１３１および信号線６−５を経由してタイプ
ライタ制御装置５に伝達させる。他方タイプライタ装置
６から信号線６−５“を介して割込要求信号ＲＥＱに続
き、中央制御装置１へ入力するための識別文字＄が打鍵
文字として同期信号Ｒ８Ｂと共にデバッグサポート装置
１３に伝達されると、タイプライタ制御部１３２は該識
別文字＄を文字識別部１３３に送る。文字識別部１３３
け該識別文字＄を受信すると、υ後信号＠６−５”を介
【７て伝達される打鍵文字Ｉ−ＣＲＣをタイプライタ制
御部１３２を経由してコンソール制御部１３４に伝達さ
せる。コンソール制御部１３４は受信する打鍵文字Ｉ−
ＣＲＣ０列を蓄積並びに分析し、第１図におけるコンソ
ール盤３から中央制御装置１に伝達されたと同一の信号
構成に変換して、信号線３−１を介して中央制御装置１
に伝達する。例えばタイプライタ装置６から識別文字＄
に続き、ＳＴＲＲ２，４Ｂ５７／なる打鍵文字Ｉ−ＣＲ
Ｃ列が伝達されると、コンソール制御部１３４は最初の
３文字ＳＴＲを分析してデータ設定指示信号ＳＴＲを信
号線３−１に設定、続く２文字Ｒ２を分析してレジスタ
Ｒ２を指定する選択信号Ｒ−Ｓ Ｅ Ｌを信号線３−１
に設定、以後の４文字４Ｂ５７をレジスタＲ２に設定す
べき１６進表示されたデータ５−ＤＡＴＡとして信号線
３−１に設定した後、中央制御装置１に伝達する。同様
に、タイプライタ装置６から識別文字＄に続き、ＤＰＬ
Ｒ７／なる打鍵文字Ｉ−ＣＲＣ列が伝達されると、
コンソール制御部１３４は最初の３文字ＤＰＬおよび続
く２文字Ｒ７を分析して、表示指示信号ＤＰＬおよびレ
ジスタＲ７を指定する選択信号Ｒ−８ＥＬを信号線３−
１に設定し中央７− 制御装置１に伝達する。一方、表示指示信号ＤＰＬおよ
びレジスタＲ７を指定する選択信号Ｒ−ＳＥＬを受信し
た中央制御装置１が、該レジスタＲ７に設定されている
データＲ−ＤＡＴＡを信号線１−３を介してデバッグサ
ポート装置１３に伝達すると、コンソール制御部１３４
は２進表示されたデータＲ−ＤＡＴＡを１６進表示の出
力文字０−ＣＲＣに変換して、同期信号ＷＳＢと共にタ
イプライタ制御部１３２および信号線５−６を経由して
タイプライタ装置６に伝達し、団交出力させる。更にタ
イプライタ装置６から識別文字＄に続き、ＤＰＬＭＭ、
１０００．１０／なる打鍵文字Ｉ−ＣＲＣ列が伝達され
ると、コンソール制御部１３４は最初の３文字ＤＰＬを
表示指示信号ＤＰＬに、続く２文字ＭＭを主記憶装置２
を指定する選択信号Ｒ−ＳＥＬに、更に続く４文字１０
００を主記憶装置２の読取りアドレスを指定するデータ
５−ＤＡＴＡに変換して、信号線３−１管介して中央制
御装置１に伝達し、中央制御装置ｌが主記憶装置１のア
ドレス１０００から読取ったデータＲ−ＤＡＴＡを信号
線ｌ８− 一３′を介して返送すると、コンソール制御部１３４は
前記４文字１０００に１を加算した１００１を主記憶装
置２の読取シアドレスを指定するデータＳ−Ｄ Ａ Ｔ
Ａに変換し、表示指示信号ＤＰＬおよび主記憶装置２
の選択信号Ｒ−８ＥＬと共に信号線３−１′を介して中
央制御装置１に伝達し、主記憶装置ｌのアドレス１００
１から読取ったデータＲ−ＤＡＴＡを受信する。以下同
様にして、コンソール制御部１３４は読取シアドレスに
１宛加算しては中央制御装置１に主記憶装置２からデー
タを読取らせ、タイプライタ装置６から受信した打鍵文
字Ｉ −Ｃ１０列の最初２文字ｌＯによシ指定された回
数繰返えした後、動作を停止する。
以上の説明から明らかな如く、本実施例によれば、試験
者はタイプライタ装ｆＩｔ６のみを操作することにより
、プログラムのデバッグ作業を実施することが出来る。
者はタイプライタ装ｆＩｔ６のみを操作することにより
、プログラムのデバッグ作業を実施することが出来る。
特に主記憶装置２の任意アドレス１０００から連続１０
アドレスに格納されているデータＲ−ＤＡＴＡ （Ｉｌ
−、タイプライタ装置６がら一釦の打鍵？２ｒ−ＣＲ（
’ １ｉｌｌ虫ｎ１）１ ｋｌＩｈ４ Ｉｎ／ｌｒｉ
１０を入力するのみで、順次タイプライタ装置６に印字
出力させることが出来る。
アドレスに格納されているデータＲ−ＤＡＴＡ （Ｉｌ
−、タイプライタ装置６がら一釦の打鍵？２ｒ−ＣＲ（
’ １ｉｌｌ虫ｎ１）１ ｋｌＩｈ４ Ｉｎ／ｌｒｉ
１０を入力するのみで、順次タイプライタ装置６に印字
出力させることが出来る。
なお、第４図および第５図はあく迄本発明の一実施例に
過ぎず、例えば信号線３−１’、 １−３′。
過ぎず、例えば信号線３−１’、 １−３′。
６−５．５−６． ６−５“および５−６“の構成は図
示されるものに限定されることは無く、他に幾多の変形
が考慮されるが、何れの場合にも本発明の効果は変らな
い。また打鍵文字の入力および出力文字の出力を行う入
出力装置はタイプライタ装置６に限定されることは無く
、例えば電鍵盤および印桐装置を併用したディスプレイ
装置等、他に幾多の変形が考慮されるが、何れの場合に
も本発明の効果は変らない。更に本発明の対象となる処
理システムの構成は、図示されるものに限定されぬこと
は言う迄もない。
示されるものに限定されることは無く、他に幾多の変形
が考慮されるが、何れの場合にも本発明の効果は変らな
い。また打鍵文字の入力および出力文字の出力を行う入
出力装置はタイプライタ装置６に限定されることは無く
、例えば電鍵盤および印桐装置を併用したディスプレイ
装置等、他に幾多の変形が考慮されるが、何れの場合に
も本発明の効果は変らない。更に本発明の対象となる処
理システムの構成は、図示されるものに限定されぬこと
は言う迄もない。
以上、本発明によれは、前記処Ｎ７ステムによるプログ
ラムのデバッグ作業が例えはタイプライタ装置等の入出
力装置のみを用いて可能となり、また一連の複合動作を
一組の指令により実施させることも可能とな９、操作性
も向上し、デバッグ作業の効率も向上する。
ラムのデバッグ作業が例えはタイプライタ装置等の入出
力装置のみを用いて可能となり、また一連の複合動作を
一組の指令により実施させることも可能とな９、操作性
も向上し、デバッグ作業の効率も向上する。
【図面の簡単な説明】
第１図は従来ある処理システムの構成を示す図。
第２図は中央制御装置とコンソール盤とを接続する信号
線の構成例を示す図、第３図はタイプライタ制御装置と
タイプライタ装置とを接続する信号線の構成例を示す図
、第４図は本発明の一実施例によるデバッグサポート装
置を設けた処理システムの構成例を示す図ｒ’ｌ’ｒ５
図は本発明の一実施例によるデバッグサポート装置の構
成を示す図である。 図において、１は中央制御装置、２は主記憶装置、３は
コンソール盤、４はデータチャネル装置。 ５Ｆｉタイプライタ制御装置、６はタイプライタ装置、
７は磁気テープ制御装置、８は磁気テープ装置、９はテ
ィスフパック制御装置、１０はディスクパック装ｆｌｉ
、 、 １．１ 叫ラインプリンタ制御装置。 １２はラインプリンタ装置、１３はデバッグサポート装
置、１３１はタイプライタ制御装置インタフェイス部、
１３２Ｆｉタイグライメ制御部１３２゜１１− １３３は文字識別部、１３４はコンソール制御部。 線、ＲＥＱは割込要求信号、Ｒ８ＢおよびＷＳＢは同期
信号、 ｌ−Ｃ１ｔｅは打鍵文字、０−ＣＲｅは出力
文字、Ｒ−８ＥＬは選択信号、５−ＤＡ’ｆ’Ａおよび
Ｒ−ＤＡＴＡはデータ、ＳＴＲはデータ設定指示信号、
ＤＰＬは表示指示信号、ＡＳＴＰはアドレススト、ブ信
号、ＳＴＡは起動信号、ＳＴＰは停止信号、ＲＵＮは動
作表示信号、を示す。 １２− ？暖し １ 図 邦 ２ 図
線の構成例を示す図、第３図はタイプライタ制御装置と
タイプライタ装置とを接続する信号線の構成例を示す図
、第４図は本発明の一実施例によるデバッグサポート装
置を設けた処理システムの構成例を示す図ｒ’ｌ’ｒ５
図は本発明の一実施例によるデバッグサポート装置の構
成を示す図である。 図において、１は中央制御装置、２は主記憶装置、３は
コンソール盤、４はデータチャネル装置。 ５Ｆｉタイプライタ制御装置、６はタイプライタ装置、
７は磁気テープ制御装置、８は磁気テープ装置、９はテ
ィスフパック制御装置、１０はディスクパック装ｆｌｉ
、 、 １．１ 叫ラインプリンタ制御装置。 １２はラインプリンタ装置、１３はデバッグサポート装
置、１３１はタイプライタ制御装置インタフェイス部、
１３２Ｆｉタイグライメ制御部１３２゜１１− １３３は文字識別部、１３４はコンソール制御部。 線、ＲＥＱは割込要求信号、Ｒ８ＢおよびＷＳＢは同期
信号、 ｌ−Ｃ１ｔｅは打鍵文字、０−ＣＲｅは出力
文字、Ｒ−８ＥＬは選択信号、５−ＤＡ’ｆ’Ａおよび
Ｒ−ＤＡＴＡはデータ、ＳＴＲはデータ設定指示信号、
ＤＰＬは表示指示信号、ＡＳＴＰはアドレススト、ブ信
号、ＳＴＡは起動信号、ＳＴＰは停止信号、ＲＵＮは動
作表示信号、を示す。 １２− ？暖し １ 図 邦 ２ 図
Claims (1)
- 中央制御装置、主記憶装置、入出力制御装置および入出
力装置を有する処理／ステムにおいて、前記中央制御装
置、入出力制御装置および入出力装置に接続し、該入出
力制御装置と該入出力装置との間に送受信される情報を
制御する手段と、該入出力装置から入力される情報を解
析し、前記中央制御装置内の各種蓄積情報の設定、前記
中央制御装置の起動・停止および該中央制御装置内に設
定中の各柚蓄積情報の出力を制御する手段と全具備する
ことを特徴とするデバッグ作業−１・装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56179533A JPS5880752A (ja) | 1981-11-09 | 1981-11-09 | デバッグサポート装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56179533A JPS5880752A (ja) | 1981-11-09 | 1981-11-09 | デバッグサポート装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5880752A true JPS5880752A (ja) | 1983-05-14 |
| JPH0225204B2 JPH0225204B2 (ja) | 1990-06-01 |
Family
ID=16067413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56179533A Granted JPS5880752A (ja) | 1981-11-09 | 1981-11-09 | デバッグサポート装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5880752A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62144252A (ja) * | 1985-12-18 | 1987-06-27 | Yokogawa Electric Corp | マイクロプロセツサデバツグ装置 |
| JPH04299744A (ja) * | 1991-03-28 | 1992-10-22 | Mitsubishi Electric Corp | インタプリタ形言語によるプログラムのデバッグ方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53113443A (en) * | 1977-03-15 | 1978-10-03 | Toshiba Corp | Information processing system |
-
1981
- 1981-11-09 JP JP56179533A patent/JPS5880752A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53113443A (en) * | 1977-03-15 | 1978-10-03 | Toshiba Corp | Information processing system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62144252A (ja) * | 1985-12-18 | 1987-06-27 | Yokogawa Electric Corp | マイクロプロセツサデバツグ装置 |
| JPH04299744A (ja) * | 1991-03-28 | 1992-10-22 | Mitsubishi Electric Corp | インタプリタ形言語によるプログラムのデバッグ方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0225204B2 (ja) | 1990-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4665501A (en) | Workstation for local and remote data processing | |
| US5692198A (en) | Method for executing a process defined by a script by a plurality of types of description languages and an apparatus therefor | |
| JPS5880752A (ja) | デバッグサポート装置 | |
| JPH02206817A (ja) | ターミナルエミュレータ | |
| JPH0847014A (ja) | 交換機ソフトウェアの開発支援／保守方式 | |
| US4017838A (en) | Data entry and recording system having field correct capability | |
| JPH0542749A (ja) | 印刷中断処理装置 | |
| JPH0752384B2 (ja) | プリンタ装置 | |
| JP2595221B2 (ja) | データ入力装置 | |
| JPS6365975B2 (ja) | ||
| JPS62273872A (ja) | 情報処理装置 | |
| JPS6048772B2 (ja) | 装置間接続方式 | |
| JPS6332647A (ja) | セントロニクス型インタ−フエ−ス | |
| JPH04242417A (ja) | キーボード故障時のシステム終了処理方式 | |
| JPH0581039A (ja) | 分散コンパイルによるロードモジユール作成方式 | |
| JPS62117054A (ja) | 入出力装置状態確認方式 | |
| JPH04330553A (ja) | グループ協同作業用装置 | |
| JPH05216822A (ja) | 計算機におけるコマンド入力方式 | |
| JPS61204729A (ja) | キ−入力方式 | |
| JPH04359381A (ja) | ワークステーションの画面データ作成方式 | |
| JPH06282503A (ja) | 計算機システム | |
| JPS5818753A (ja) | コンピユ−タ操作装置 | |
| JPH06230940A (ja) | プログラム制御装置 | |
| JPH06232947A (ja) | 通信制御における受信データの情報および装置情報を出力する装置 | |
| JPH0351005B2 (ja) |