JPS5878202A - 制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は特に故障時に対象に対する制御を維持するよ
うに考慮し、た制御装置に関する。

以下プロセスＩＩＪ　１１装置を例に・して昨明する。

。 機能毎に集中配置した、いわゆるスプリット形のプロセ
ス制御装置においてｇＩ軸を向上させるため、各部を２
重化（冗長化）することが考えられる。例えば第１図に
示すようにそれぞれ機能毎に集中配置されたサブシステ
ム２．′３がそれぞれ複数設けられ、また−サブシステ
ム２．３間のデータの授受を行うシステム内４通信線、
いわゆるパスも２００Ａと２００Ｂとに２］ｌ［化され
る。二つのサブシステム２内核はそれぞれ演算制御部２
０Ａ。

２０Ｂが設けられ、演算制御部２０Ａにサブシステム内
パス２０２Ａ、２０２Ｂをそれぞれ通じ、更にインタフ
ェース２０．ＩＡ、２０２Ｂを通じてシステム内バス２
００　Ａ　、　２’００　Ｂと結合され、また通信ｆｉ
１００を烏じて上位システムと結合される。同様に演算
制御部２ＯＡもサブシステム内パス２０２Ａ。

２０２　Ｂ、イ・ンタフェース２０１Ａ、２０２Ｂを通
じてシステム内）にスｍｏｏＡ、２００Ｂと結合されて
いる。

また複数のサブシステム３にはそ−れぞれプロセス入出
力部３０が設けられ、これら各プロセス入出力部３０は
それぞれサブシステム内バス２０２Ａ　。

２０２　Ｂ’、インタフェース２０１Ａ、２０１Ｂを介
してシステム内バスｊｏＯＡ、２００Ｂと結合され、か
つプロセス入串力＠ＳＯＯを通ピてプロセスデータを入
力し、またブロース制御信号を出方している。

このような構成により、例えば演算制御部２０Ａの故障
に際゛してこれに代えて、′演算制御部２０Ｂを機能さ
せ、演算制御部２０Ａ、２０Ｂの相互バックアップをも
ってプロセス出方の停止を回避しようとするものである
。更にそのバックアップを可能にするには１停止しない
システム内通４１１１８”を実′現する必要があ秒、そ
のためにシステム内通信耐も２００Ａ、２００Ｂと２重
化冗長構造としている。プロセス入出力ｆｉ１５３０は
冗長化構造としないがその理由は次の通りである。

１）プロセス入出力部３ｏは構造が簡単、例えば簡単な
増幅器からなるドライバ、レシーバのみで故障率が、コ
ンピュータを中心に構成された演算制御部２０Ａ、２０
Ｂに比べて格段に低い。

２）プロセス入出力部３ｏを並列冗長・配置した場合の
並列結合手数に適当な方法がない。特にプロセス出力の
結合は信頼性を下げ易く、冗長化した効果が得難い。つ
ｔｂ互に′ｉｆｔ列結合されたプロセス入出力部の一方
が故障すると、その故障によシ例えば出方が出たま＼と
なって他力のプロセス入出力部も動作不能となる。

これらの理由のため、プロセス人出−カ部３ｏを冗長化
した実際゛の装・置は極めて少ない。その少ない事例ろ
して故障時にアナログ・プロセス出方を手動操作器を用
いて直接バックアップするような操作員によるつなぎ込
み作業を伴うやり方はある。

ディジタル・プロセス出力に対しては第２図に示すよう
にプロセス人出刃部３０Ａ、３０Ｂ中のプロセス出力ｍ
５００の対応するものをワイアードオア接続する考えが
ある。プロセス入出力部３０Ａ゛内では例えば各プロセ
ス出力と対応して、チャネルドライバとしてＦＥＴスイ
ッチ４１が設けられ、これらＦＥＴスイッチの各一端は
チャネル選択スイッチ４２を通じて共通電位点に接続さ
れ、他端は出力監視用アンサバックドライバ４３をそれ
ぞれ通じてサブシステム内バス２．０２Ａに接続すれ、
ＦＥＴスイッチ４１の各ゲートはサブシステム内パス２
０２Ａに接続された対応するドライバ４４に接続される
。プロセス入出力部３０Ｂの出力部９も同様に構成され
、このプロセス出力線と入出力部３０Ａの出力−との接
続点はプロセス入出力線５０°０中の出力線を通じてプ
ロセス５ｏ内の例えばリレーなどの被制御部−５゛１の
対応するものにそれぞれ接続される。チャネル選択スイ
ッチ４２めチャネルドライツバ４．１との接続点はアン
プ、バックドライバ４５にも接続されている。

このようにプロセス出力線をワイアードオア接続した場
合は、いわゆ′る回シ込み机象や、その回り込み防止の
ためのダイオードオアを用いた場合に故障発見の困難等
が予御」され、プロセス入出力部を２重化した効果はな
いと思われていた。

またシステム内通信線２００Ａ、２００Ｂの切替えに伴
ってプロセス入出力部３０に対するサブシステム内バス
２０２Ａ、２０２Ｂの一方を活性化、他方を非活性化す
るが、そのためにバススイッチング手段を必要とし、こ
の構成が複雑にしてかつイ６幀性を下げることにもなる
。　　− この発明の目的はプロセス出力部をも２重化し、しかも
その一方が故隠してもそれが他方へ１曽し難＜、！ｌｌ
Ｉｃ故障個所の発見も容易なプロセス制御装置を提供す
ることにある。

この発明によれば、プロセス出力部は２重化され、その
プロセス出力線は対応するものがワイアードオア接続さ
れる。しかもこれら各プロセス出力部は、それぞれ少く
とも２個が直列に接続された信号伝達手段を介してプロ
セス出カ信号を発−信するようにされる。

例えはｈ３図に第１図と対応する部分に同一符号を付け
て示すが、この実施例では各サブシステム３内において
それぞれプロセス入出力部３０Ａと３０１とを設けて２
ｍ！化し、そのプロセス入出力Ｍ３０Ａ、３０Ｂ（Ｄプ
ロセス人出方＃５００の対応するものは互にワイアード
オア接続される。

またこの例で社告プロセス出方部３０Ａ、３０Ｂとそれ
ぞれサブシステム内パス２０２Ａ、２０２Ｂｔ−逼じ、
更にインタフェース２０１Ａ、２０１Ｂｔ−ｍしてシス
テム内バス２００′Ａ、２００Ｂと結合される。

少くとも２個が直列接続され九信号伝達手段を介してプ
ロセス出力信号を発信する手段は後に述べる。

このようにプロセス入出力部が２重化され、かつそのプ
ロセス入出力線Ｓ　Ｏ，Ｏがワイアードオア接続され是
効果■次−のように顕著である。

１）第１図に示した装置に必要と１したプロセス入出力
部３０’とサブシステム内バス２０２．Ａ、２０２Ｂと
を切替え接続するためのバススイッチング手段が不要に
なる。

２）第３図において演算制御部２０Ａ、システム内通信
−２００Ａ、プロセス入出力部３０Ａ”の第１の系統と
、演算制御部２０Ｂ１システム内通信細２００　Ｂ、プ
ロセス入出力部３０Ｂの第２の系統とをもって装置を２
重化するとき、演算制御部２０ＡＩＫＭ合するインタフ
ェース２０１８１演算制御部２０ＢＫ結合するインタフ
ェース２０１Ａは単なるモニタリング・ラインとしての
作用を持つだけでよい。

３）待機側系統のモニタリング作用をプロセス入出力部
３０Ａ、又は３０Ｂを介して行うときは第４図に示すよ
うに演算制御部２０Ａ、２０Ｂはそれぞれシステム内通
信耐２００Ａ、２００Ｂに対してのみ結合させ、この結
合についてＪ／′ｉ２重化しない装置とすることもでき
る。

故障しないシステム内通信線”を必要とするシステム概
念から第１図に示したシステム内通信線の２重化が提起
されたが、この丸めには各サブシステムでのサブシステ
ム内バス２０２Ａ、２０２Ｂを選択する作用が重要な意
味を持ち、例えばこれらバス２００Ａ、２００Ｂ中の一
線の故障に際して、各サブシステムが故障＠線路の１醤
を受けず、正常側線路を選択して確実にシステム内通信
線とインタフェースすることを必要とする。

しかし、第４図に示した構成では、システム内通信耐自
体でＦｉ２重化を形成せず、各独立した単一系統のライ
ンとなっている。このため第１図に示した装置における
プロセス入出力部３０へのサブシステム内バス２０２Ａ
、２０２Ｂのように鳳−デバイスへのバス競合部が全く
存在していない。

プロセス入出力部３０Ａ、３０Ｂのプロセス入出力Ｉ＃
ｌ５０Ｑにおいてワイアードオア結合することによる他
の効果は、例えば第５図に示すように被数点のプロセス
入出力チャネルドライバ４１を１個のボード６０上に集
めて装備できることである。これに対し第１図に示した
装置によるときは例えば第６図に示すように各入出力点
毎に抜き差しでき、るボード６１に、一つのチャネルド
ライバ４１をそれぞれ取付り−た構成とする必要があり
、このチャネルドライバ４１の複数倉一つのボードに集
結する構成とするときは、１点の入出力部の故障毎にボ
ード交換作業に際してこれと同一ボード上の複数の正常
点のプロセス入出力の停止をせざるを得なくなる。しか
し第４図に示したように２０Ａ、２０ＯＡ、３０Ａと、
２０Ｂ、２００Ｂ、３０Ｂとの完全２系統の構成による
ときは、一方の系統の故障を他方の系統でバックアップ
するために故障側系統のボード交換作業は大規模単位で
実施できる。

プロセス入出力部における入出力線のワイアードオア接
続の困難な部分は、プロセス出力部であることを前記し
た。しかしこの発明では先に述べたようにプロセス出力
部号の発信は、少くとも２個が直列接続された信号伝達
手段により行うととＫよシ、この問題を解決している。

即ち例えば電７図に示すように各チャネルくとにディジ
タル出力信号を、・個々に制御される２個のチャネルド
ライバ４１ａ、４１ｂを用いて発信する。っまシ、各チ
ャネルドライバとして２個のＦＥ’Ｔスイッチ４１ｍ、
４１ｂが十れぞれ設けられ、これらＦＥＴスイツ７４−
１ｍ、４１ｂは直列に゛接続され、その各一端は共通電
位点に、−他端はプロセス出方線５００にそれぞれ接続
され、各ゲートに演算制御部から各別に制御されるドラ
イバ４４ｍ、４４ｂの出力側が接続される。従って各チ
ャネルは２個のチャネルドライバＣ″１　ｍ　、’　４
　ｌ　ｂを介して発信される。　　　・ あるいは第８図に示すように各チャネルのチャネルドラ
イバ４１に灯し、それぞれ各別のチャネル選択スイッチ
４２′が設けられ、これらチャネルドライバ４１及びチ
ャネル選択スイッチ４２’はそれぞれ直列に接続される
。チャネル選択スイッチ４２’は共通の選択信号で制御
される。従って各チャネルドライバ４１とチャネル勉°
択スイッチ４２’との２９Ａのドライバを用いて発信さ
れる。

爽に第９図社例えばアナログ備考のような任意の値を発
信。する場合の例を′示し、゛各チャネルに対応してそ
れぞれ設けられている信号源４６ｔｉ、第８図の場合と
同様にチャネルドライバ４１とチャネル選択スイッチ４
２’との２個のドライバを用いて発信される。

これら第７図乃至第９図に示したように、この発刷では
１個のプロセス出力を２個の直列接続された信号゛伝達
手段、即ちドライバ４１１．４１ｂ又はドライバ４１、
スイッチ４２’を介して発信する構造を用いているため
、これら２個の信号伝達手段中の１個の故、＃は発信信
号のプンサバツクチェック、つまりドライバ４５の出力
を見ることによって可能であり、出力の発信保ｊｉｔ１
２個の信号伝達手段中の他の１個によって可能となる。

εのようなプロセス出力部が第３図、第４図に宗したよ
うに２系統用いてワイアードオア接層されている丸め、
一つの系統が異常の場合に次のようにしてシステムの維
持を行うことができる。

まず、一方の系統を発信保留にし、 他方の系統を出力発信状態に制御し、 その他方の系統のアンサバック信号の異−が検知された
とき、 その他一方の系統を発信保留に制御し、前記一方の系統
を発信状態となし、 前記他方の系統の故障回路部ボードを交換する。

この場合の゛制御”はシステム内通信線を介して行う仁
ととなるが、システム内通信線の故障における保留への
１制御”は一般的な°オペレーションモニタ”すな・わ
ち定期サービス監視手段を用いて行うことが適当である
。

更に２個の信号伝達手段の直列接続を通じて゛プロセス
出力を発信するため、その信号伝達手段の轡、者が同時
に短絡故障と表って発信を継続したままになるような故
障は実質、的に社ないとらえるため、プロセス出力部が
、２重化され、その出力線がワイアードオア接続されて
いても信号伝達手段め故障によシ他方のプロセス出力部
の動作に書影を与えるおそれはない。なおプロセス入力
部は二股に比較的太き表抵抗器が入力側と接続されてい
るため、２重化によるワイアードオア接続のために行わ
れる信号分配が一方の故障によシ影譬されるおそれはな
い。

以上述べたよう（、この“発明によればプロセス大出力
部、特にプロセス出力部を２重化し、しかもそのプロセ
ス出力線を９イアードオア接緩でき、サブシステム内バ
スの切替えを行う必要がなく、簡単な構成で高信頼度の
奄のとすることができる。

爽に個々に制御される２個の信号伝達手段の直°列接続
を用いて１個のチャネル出力部を形成するものであシ、
次のようなオフライン・システム維持方式を具現そきる
。

・２個中１個を発信状態にして他の１個の短絡故障を発
見する。

・上記他の１個を発信状１Ｍにして一方の１個の短絡故
障を発見する。

・２個中の２個を発信状態にしていずれかの開放故障の
あることを発見する。

このよう、な故障部位の自動検知が可能であシ、第５図
に示し庭にうな複数チャネルを集合して装備する方式を
用いてなお充°分なシステム維持が可能となる。

なお上述において、２系統のシステム要部は必ずしも同
一に構成する必９！はなく、例えば演算制御部２０Ａ１
システム内通信線２００Ａ、プロセス入出力部３０Ａの
第１の系統と、単にプロセス゛　入出力部３０Ｂのみで
構成遣れ九手動制御式バックアップ用プロセス入出力部
との構成であってもその少くともプロセス出力線をヴイ
アードオア構造としてこの発明を適用してもよい。プロ
′セスを発信する丸めの信号伝達手段は２個のみならず
３個以上を直列接続したものを用いてもよい。

【図面の簡単な説明】

第１図社提案されている２重化構造のスプリット形プロ
セス制御装置を示すブロック図、第２図は提案されてい
るプロセス出力部を２重化し、そのプロセス出力線をワ
イアードオア接続した構成例を示す図、第３図及び第４
図はそれぞれこの発明によるプロセス制御装置の一例を
示すブロック図、第５図は複数のチャネルドライバを集
合したボードを示す図、第６図は１ボードに一つのチャ
ネルドライバを設けた例を示す図、第７図乃至第９図は
それぞれ信号伝達手段を２個直列接続してプロセス出力
を発信する構成例を示す接続図である。 ２０Ａ、２０Ｂ：演算制御部、３０Ａ、３０Ｂ＝プロセ
ス入出力部、２００Ａ、２００Ｂニジステム内通信線、
ＳＯＯ：プロセス入出力線。 特許出願人　　株式会社北辰電機製作所代理人　単針　
卓 才　５　ロ アロ　　図

Claims (1)

【特許請求の範囲】
1. （１）直列に接続された少なくとも２個の信号伝達手段
   を介して出力１に号を発信する第１出力部と、その第１
   出力部に対する制御信号を出力する演算制御部と、その
   演算制御部及び上記第１出力部間を結合するシステム内
   通信手段と、直列に接続された少くとも２個の信号伝達
   手段を介して出カイｇ号を発信し、上記第１出力部の出
   力−と対応する出力悔がワイアードオア接続された第２
   出力部とを具備する制御装置。